


VLSI Practice 03 Report

2022171005 권민찬


1. 22-bit Ripple Carry Adder

a. Pre-Synthesis Simulation




위 사진은 22-bit rca와 22-bit srcsa의 시뮬레이션 파형의 처음, 중간, 끝부분을 나타낸 것이다. 'sum_rca'가 22-bit rca의 sum을 출력하고 있는데, 정답인 mat_sum_cmp의 파형과 완전히 일치하고 있다. 에러값인 'err_rca'가 0인 것으로 보아 정상적으로 작동하는 것을 확인할 수 있다. 처음에 reset 역시 정상적으로 작동하는 것을 확인할 수 있다.

b. Schematics



위 사진은 합성 전 22-bit rca와 합성 후 22-bit rca의 schematic이다. Schematic이 동일한 것을 확인할 수 있다.



위의 두 사진은 22-bit rca top module의 합성 전과 후의 schematic이다. 탑모듈 역시 상당히 유사하게 합성이 진행된 것을 알 수 있다. 합성 결과 입력값인 a[21:0], b[21:0], cin을 위한 1-bit FF 45개가 생성된 것을 볼 수 있다. 또한 출력인 sum[21:0], cout을 위한 1-bit FF 23개가 만들어진 것을 볼 수 있다. 합성 후 schematic에서 가운데 critical path가 꺾이는 부분에 22-bit rca cell이 위치해 있다.

c. Timing and Area

Report : area			
Design : ripple_carry_adder_22b			
Version: Z-2007.03-SP4			
Date : Fri Mar 27 09:04:25 2026			

Library(s) Used:			
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)			
Number of ports:	70		
Number of nets:	208		
Number of cells:	139		
Number of references:	8		
Combinational area:	11968,819702		
Noncombinational area:	10799,331665		
Net Interconnect area:	undefined (No wire load specified)		
Total cell area:	22768,152344		
Total area:	undefined		

add0/fa_gen[20].u_fa/cin (fa_2)	0,00	4,62 f
add0/fa_gen[20].u_fa/U4/Q (nnd2s3)	0,10	4,73 r
add0/fa_gen[20].u_fa/U3/Q (nnd2s3)	0,12	4,84 f
add0/fa_gen[20].u_fa/cout (fa_2)	0,00	4,84 f
add0/fa_gen[21].u_fa/cin (fa_1)	0,00	4,84 f
add0/fa_gen[21].u_fa/U7/Q (nnd2s1)	0,16	5,01 r
add0/fa_gen[21].u_fa/U8/Q (nnd2s2)	0,10	5,11 f
add0/fa_gen[21].u_fa/cout (fa_1)	0,00	5,11 f
add0/cout (rca_22bit)	0,00	5,11 f
U140/Q (and2s2)	0,23	5,34 f
cout_ff_reg/DIN (dffs1)	0,00	5,34 f
data arrival time		5,34
clock clk (rise edge)	5,66	5,66
clock network delay (ideal)	0,00	5,66
cout_ff_reg/CLK (dffs1)	0,00	5,66 r
library setup time	-0,32	5,34
data required time		5,34
data required time		5,34
data arrival time		-5,34
slack (MET)		0,00

위 그림은 클럭 주기를 5.66ns로 설정하고 합성했을 때의 area 및 timing report이다. Non-negative slack이 되면서 타이밍을 만족하는 것을 볼 수 있다. 종점에 신호가 도달한 시간(data arrival time)을 보면 5.34ns이므로, 이것이 critical path delay라고 볼 수 있다.

```

*****
Report : area
Design : ripple_carry_adder_22b
Version: Z-2007.03-SP4
Date   : Fri Mar 27 09:02:44 2026
*****

Library(s) Used:

    lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)

Number of ports:    70
Number of nets:     207
Number of cells:    138
Number of references: 7

Combinational area: 12035.174904
Noncombinational area: 10799.331665
Net Interconnect area: undefined (No wire load specified)

Total cell area:    22834.506569
Total area:         undefined

U72/Q (nnd2s2)          0,13    5,26 r
U71/Q (iis3)            0,08    5,34 f
sum_ff_reg[21]/DIN (dffs1) 0,00    5,34 f
data arrival time              5,34

clock clk (rise edge)      5,65    5,65
clock network delay (ideal) 0,00    5,65
sum_ff_reg[21]/CLK (dffs1) 0,00    5,65 r
library setup time        -0,32    5,33
data required time         5,33

-----
data required time         5,33
data arrival time        -5,34
-----

slack (VIOLATED)          -0,01

*****

```

위 그림은 클럭 주기를 5.65ns로 설정하고 합성했을 때의 area 및 timing report이다. Combinational area는 5.66ns일 때보다 소폭 증가한 것을 볼 수 있다. 디자인 컴파일러가 critical path를 줄이기 위해 면적을 늘렸지만 실패한 것이라고 생각할 수 있다.


다시 5.66ns의 클럭으로 합성을 했을 때는 timing met이었으므로 minimum clock period는 5.66ns이다. 따라서 minimum clock period는 5.66ns, $F_{max} = \frac{1}{5.66 \times 10^{-9}} = 176.7\text{MHz}$ 이다.

2. 22-bit Square Root Carry Select Adder

a. Architecture

RTL 코드를 작성하기 전 mux와 1-bit FA의 딜레이가 1 (가상의 단위)로 동일하다는 가정 하에 22-bit SRCSA의 구조를 결정해야 한다.


딜레이가 언제 발생하는지 생각해 보면 (1) 두번째 가산기가 첫번째 가산기보다 1비트 이상 커서 첫번째 가산기에서 carry가 생성된 뒤 두번째 가산기의 연산결과를 기다리는 경우, (2) 이웃하는 두 가산기의 비트폭 차이가 2비트 이상이어서 이어지는 가산기의 연산결과를 기다리는 경우가 있을 것이다. 따라서 실행과정 내내 모든 연산자원(가산기, mux)이 기다림 없이 맞아떨어지게 작동하기 위해서는 (1) 첫번째와 두번째 가산기의 비트폭이 동일해야 하고, (2) 그 이후 가산기들은 차례대로 1비트씩 비트폭이 증가해야 한다. 이런 구조를 그림으로 표현하면 아래와 같다.



각 정사각형이 하나의 가산기이고, 비트폭은 안에 적혀있는 값과 같다. 이 가산기들의 비트폭의 합이 22비트가 되어야 하므로, $n + \sum_{i=0}^k n + i = 22$ 를 만족하면 된다.


$$n + \sum_{i=0}^k (n + i) = \frac{k^2 + (2n + 1)k + 4n}{2} = 22$$

직관적으로 $k=1$ 이면 (7, 7, 8)의 구조를 가져야 하는데, 이런 구조는 9의 딜레이를 가지게 된다. $K=2$ 일 때 $8n=38$ 을 만족해야 하는데, n 은 자연수이므로 불가능하다. $K=3$ 일 때 $10n=32$ 이므로 같은 이유로 불가능하다. $K=4$ 일 때 $n=2$ 로 가능하다. 따라서 (2, 2, 3, 4, 5, 6)의 구조를 가진다면 총 7의 딜레이를 가지게 된다. 이는 다양한 구조를 탐색해봤을 때 찾을 수 있었던 가장 작은 딜레이이다.




따라서 이번 실험에서는 위의 그림과 같이 (2, 2, 3, 4, 5, 6)의 비트폭을 가진 square root carry select adder를 구현할 것이다. 22-bit RCA와 달리 45개의 FA를 쓰기 때문에 면적이 그만큼 증가할 것이라고 예상해볼 수 있다.

b. Pre-Synthesis Simulation




위 사진은 22-bit rca와 22-bit srcsa의 시뮬레이션 파형의 처음, 중간, 끝부분을 나타낸 것이다. 'sum_csa'가 22-bit csa의 sum을 출력하고 있는데, 정답인 mat_sum_cmp의 파형과 완전히 일치하고 있다. 에러값인 'err_csa'가 0인 것으로 보아 정상적으로 작동하는 것을 확인할 수 있다. 처음에 reset 역시 정상적으로 작동하는 것을 확인할 수 있다.

c. Schematics



위 그림은 합성 전과 후 top module의 schematic이다. 22-bit rca와 마찬가지로 입력단에는 45개의 1-bit FF, 출력단에는 23개의 1-bit FF가 만들어진 것을 확인할 수 있다. 위 그림에서 표시되어 있는 critical path는 a_ff_reg -> csa -> sum_ff_reg이다. Critical path flyline이 꺾이는 중간 부분에 SRCSA cell이 위치해 있다.



위 그림은 합성 전후 srcsa cell의 schematic이다. 합성 후에는 위에서 제시한 아키텍처 그림과 유사한 형태로 회로도가 변한 것을 볼 수 있다.

d. Timing and Area

csa/mux2/sel (mux_param_WIDTH5)	0.00	1.65 r	***** Report : area Design : sqrt_carry_select_adder_22b Version: Z-2007.03-SP4 Date : Fri Mar 27 16:10:19 2026 *****
csa/mux2/U8/Q (i1s3)	0.09	1.75 f	
csa/mux2/U1/Q (rnd2s3)	0.10	1.84 r	
csa/mux2/U2/Q (rnd2s3)	0.10	1.95 f	
csa/mux2/out[4] (mux_param_WIDTH5)	0.00	1.95 f	
csa/mux3/sel (mux_param_WIDTH6)	0.00	1.95 f	
csa/mux3/U18/Q (rni22s2)	0.26	2.21 r	
csa/mux3/out[5] (mux_param_WIDTH6)	0.00	2.21 r	
csa/mux4/sel (mux_param_WIDTH7)	0.00	2.21 r	
csa/mux4/U10/Q (rni1s4)	0.27	2.48 r	
csa/mux4/U16/Q (rni21s2)	0.29	2.77 f	Library(s) Used: lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)
csa/mux4/out[1] (mux_param_WIDTH7)	0.00	2.77 f	
csa/sum[17] (sqrt_csa)	0.00	2.77 f	
U143/Q (rni2s2)	0.13	2.90 r	
U135/Q (i1s3)	0.08	2.98 f	
sum_ff_reg[17]/DIN (dffs1)	0.00	2.98 f	
data arrival time		2.98	
clock clk (rise edge)	3.30	3.30	
clock network delay (ideal)	0.00	3.30	
sum_ff_reg[17]/CLK (dffs1)	0.00	3.30 r	
library setup time	-0.32	2.98	Number of ports: 70 Number of nets: 213 Number of cells: 144 Number of references: 7 Combinational area: 19989.504971 Noncombinational area: 10915.447754 Net Interconnect area: undefined (No wire load specified) Total cell area: 30904.953125 Total area: undefined
data required time		2.98	
data arrival time		-2.98	
slack (MET)	0.00		

위 사진은 3.4ns 클럭을 설정했을 때의 timing과 area report이다. 3.4ns 클럭에서 slack이 0으로 timing met이었으며, 총 면적은 약 $30904\mu m^2$ 이다.

csa/mux3/sel (mux_param_WIDTH6)	0.00	2.00 r	*****
csa/mux3/U2/Q (i1s2)	0.08	2.08 f	Report : area
csa/mux3/U20/Q (oai22s2)	0.18	2.26 r	Design : sqrt_carry_select_adder_22b
csa/mux3/out[5] (mux_param_WIDTH6)	0.00	2.26 r	Version: Z-2007.03-SP4
csa/mux4/sel (mux_param_WIDTH7)	0.00	2.26 r	Date : Fri Mar 27 16:14:40 2026
csa/mux4/U8/Q (nb1s4)	0.27	2.52 r	*****
csa/mux4/U13/Q (nx121s2)	0.29	2.82 f	Library(s) Used:
csa/mux4/out[2] (mux_param_WIDTH7)	0.00	2.82 f	lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
csa/sum[18] (sqrt_csa)	0.00	2.82 f	
U142/Q (rnd2s2)	0.13	2.95 r	Number of ports: 70
U136/Q (i1s3)	0.08	3.03 f	Number of nets: 213
sum_ff_reg[18]/DIN (dffa1)	0.00	3.03 f	Number of cells: 144
data arrival time		3.03	Number of references: 7
clock clk (rise edge)	3.20	3.20	Combinational area: 21399.553371
clock network delay (ideal)	0.00	3.20	Noncombinational area: 11097.915894
sum_ff_reg[18]/CLK (dffa1)	0.00	3.20 r	Net Interconnect area: undefined (No wire load specified)
library setup time	-0.32	2.88	
data required time		2.88	
data arrival time		-3.03	
slack (VIOLATED)		-0.15	

3.3ns 클럭을 이용해 합성을 진행했을 때의 timing과 area report는 위와 같다. 이때의 총 면적은 약 $32497\mu m^2$ 으로 타이밍을 맞추기 위해 면적이 약 $1593\mu m^2$ 증가한 것을 확인할 수 있다. 하지만 slack은 -0.15ns으로 타이밍 위반이 발생한 것을 알 수 있다.

다시 3.4ns 클럭으로 합성을 진행했을 때 timing met이었기 때문에 minimum clock cycle 은 3.4ns, F_{max} 는 $\frac{1}{3.4 \times 10^{-9}} = 294.1\text{MHz}$ 이다. Critical path 자체의 delay는 data arrival time 인 2.98ns 인 것을 알 수 있다.

3. Comparison and Discussion


a. Critical Path Analysis of SRCSA

3.4ns에서의 전체 timing report는 아래와 같다.

Point	Incr	Path		
clock clk (rise edge)	0.00	0.00	csa/mux2/sel (mux_param_WIDTH5)	0.00
clock network delay (ideal)	0.00	0.00	csa/mux2/U8/Q (i1s3)	0.09
a_ff_reg[4]/CLK (dffa2)	0.00	0.00 r	csa/mux2/U1/Q (rnda2s3)	0.10
a_ff_reg[4]/Q (dffa2)	0.32	0.32 f	csa/mux2/U2/Q (rnda2s3)	0.10
csa/a[4] (sqrt_csa)	0.00	0.32 f	csa/mux2/out[4] (mux_param_WIDTH5)	0.00
csa/rca02/a[0] (multibit_rca_WIDTH3_0)	0.00	0.32 f	csa/mux3/sel (mux_param_WIDTH6)	0.00
csa/rca02/fa_gen[0].u_fa/a (fa_38)	0.00	0.32 f	csa/mux3/U18/Q (oai22s2)	0.26
csa/rca02/fa_gen[0].u_fa/U4/Q (xor2s2)	0.40	0.32 f	csa/mux3/out[5] (mux_param_WIDTH6)	0.00
csa/rca02/fa_gen[0].u_fa/U1/Q (rnda2s3)	0.08	0.72 r	csa/mux4/sel (mux_param_WIDTH7)	0.00
csa/rca02/fa_gen[0].u_fa/U2/Q (rnda2s2)	0.13	0.80 f	csa/mux4/U10/Q (nb1s4)	0.27
csa/rca02/fa_gen[0].u_fa/cout (fa_38)	0.00	0.93 r	csa/mux4/U16/Q (nx121s2)	0.29
csa/rca02/fa_gen[1].u_fa/cin (fa_37)	0.00	0.93 r	csa/mux4/out[1] (mux_param_WIDTH7)	0.00
csa/rca02/fa_gen[1].u_fa/U2/Q (rnda2s2)	0.11	1.04 f	csa/sum[17] (sqrt_csa)	0.00
csa/rca02/fa_gen[1].u_fa/U1/Q (rnda2s2)	0.13	1.17 r	U143/Q (rnda2s2)	0.13
csa/rca02/fa_gen[1].u_fa/cout (fa_37)	0.00	1.17 r	U135/Q (i1s3)	0.08
csa/rca02/fa_gen[2].u_fa/cin (fa_36)	0.00	1.17 r	sum_ff_reg[17]/DIN (dffa1)	0.00
csa/rca02/fa_gen[2].u_fa/U2/Q (rnda2s2)	0.11	1.28 f	data arrival time	2.98
csa/rca02/fa_gen[2].u_fa/U1/Q (rnda2s2)	0.15	1.43 r	clock clk (rise edge)	3.30
csa/rca02/fa_gen[2].u_fa/cout (fa_36)	0.00	1.43 r	clock network delay (ideal)	0.00
csa/rca02/cout (multibit_rca_WIDTH3_0)	0.00	1.43 r	sum_ff_reg[17]/CLK (dffa1)	0.00
csa/mux1/i0[3] (mux_param_WIDTH4)	0.00	1.43 r	library setup time	-0.32
csa/mux1/U6/Q (rnda2s3)	0.11	1.54 f	data required time	2.98
csa/mux1/U8/Q (rnda2s3)	0.11	1.65 r	data arrival time	-2.98
csa/mux1/out[3] (mux_param_WIDTH4)	0.00	1.65 r	slack (MET)	0.00
csa/mux2/sel (mux_param_WIDTH5)	0.00	1.65 r		

Worst timing path는 a_ff_reg[4] -> csa/rca02/a -> csa/rca02/cout -> csa/mux1 -> csa/mux2 -> csa/mux3 -> csa/mux4 -> csa/sum[17] -> sum_ff_reg[17]이다. CSA 셀 내부

에서 세 번째 3-bit RCA (rca02)로부터 시작하여 그 이후 등장하는 mux 4개를 차례대로 거쳐 최종적으로 sum 포트가 critical path가 된다. Critical path가 첫번째나 두번째 RCA 부터 시작하지 않고 세번째 3-bit adder로 시작하는 것으로 보아, 2-bit RCA delay + MUX delay < 3-bit RCA delay 일 것이다. 한편, critical path에서 MUX가 차지하는 비중이 더 큰 것은, 3비트 이상의 RCA에서 1비트가 추가될 때 늘어나는 딜레이보다 n-bit MUX의 딜레이가 더 크기 때문이라고 생각해볼 수 있다. 즉, 아키텍처를 설계할 때 세웠던 가정과는 다르게, n-bit MUX 딜레이가 1-bit FA의 딜레이보다 더 큰 것으로 보인다. 따라서 네 번째 RCA부터는 이전 단계의 RCA에서 생성된 결과가 mux를 따라 전파되기를 기다리고 있었을 것이라고 분석할 수 있다.



위 그림은 csa cell 내부에서의 critical path flyline을 보여주는데, timing report와는 다르게 CPD가 rca05와 MUX 1개의 딜레이로 구성된다. 이것은 timing path distribution이 delay 축에서 오른쪽으로 몰려있기 때문에 (즉, critical path, 혹은 그에 근접한 timing path가 여러 개인 상황) 나타나는 현상일 가능성이 있다. 이렇게 delay가 높은 timing path가 많을 경우 칩의 수율이 낮아지는 원인이 될 수 있다.

b. Comparison of Area and Timing

22-bit RCA는 critical path delay가 5.34ns, setup time을 고려했을 때 minimum clock period는 5.66ns이다. 이때의 area는 $22768 \mu m^2$ 이다. 한편 22-bit SRCSA의 critical path delay는 2.98ns이고, setup time을 고려했을 때 minimum clock period는 3.4ns이다. 이때의 area는 $30904 \mu m^2$ 이다. SRCSA의 효율적인 구조 때문에 CPD는 2.36ns, minimum clock period는 2.26ns만큼 줄었고, RCA보다 66% 빠르게 동작할 수 있게 됐다.

한편 면적은 $8136 \mu m^2$ 증가했다. 22-bit RCA에서는 1-bit FA가 22개 사용되었고, 22-bit SRCSA에서는 1-bit FA가 42개, MUX는 5개 사용되었다. Combinational Area를 보면 RCA는 $11968 \mu m^2$ SRCSA는 $19989 \mu m^2$ 로 거의 두 배 증가했다. 실제로 사용된 FA가 거의 두 배 증가했기 때문에, 이 같은 수치는 아키텍처 설계 단계에서 했던 추론이 사실이었음을 보여준다.