

VLSI Practice 04 Report

2022171005 권민찬


1. Pipelining a 22-bit Ripple Carry Adder

a. Architectural Considerations

22-bit RCA의 어느 단계에 파이프라인 레지스터를 추가해야 하는지 결정하기 위해서는 구체적인 타이밍 경로를 추적해봐야 한다.


			add0/fa_gen[5].u_fa/U8/Q (rnd2s3)	0,10	1,60 r	add0/fa_gen[17].u_fa/cout (fa_5)	0,00	4,20 f
			add0/fa_gen[5].u_fa/U9/Q (rnd2s3)	0,10	1,70 f	add0/fa_gen[18].u_fa/cin (fa_4)	0,00	4,20 f
			add0/fa_gen[5].u_fa/cout (fa_17)	0,00	1,70 f	add0/fa_gen[18].u_fa/U9/Q (rnd2s3)	0,10	4,30 r
			add0/fa_gen[6].u_fa/cin (fa_16)	0,00	1,70 f	add0/fa_gen[18].u_fa/U8/Q (rnd2s3)	0,11	4,41 f
			add0/fa_gen[6].u_fa/U7/Q (rnd2s3)	0,10	1,81 r	add0/fa_gen[18].u_fa/cout (fa_4)	0,00	4,41 f
			add0/fa_gen[6].u_fa/U8/Q (rnd2s3)	0,10	1,91 f	add0/fa_gen[19].u_fa/cin (fa_3)	0,00	4,41 f
			add0/fa_gen[6].u_fa/cout (fa_16)	0,00	1,91 f	add0/fa_gen[19].u_fa/U8/Q (rnd2s3)	0,10	4,51 r
			add0/fa_gen[7].u_fa/cin (fa_15)	0,00	1,91 f	add0/fa_gen[19].u_fa/U7/Q (rnd2s3)	0,11	4,62 f
			add0/fa_gen[7].u_fa/U8/Q (rnd2s3)	0,10	2,02 r	add0/fa_gen[19].u_fa/cout (fa_3)	0,00	4,62 f
			add0/fa_gen[7].u_fa/U7/Q (rnd2s3)	0,10	2,12 f	add0/fa_gen[20].u_fa/cin (fa_2)	0,00	4,62 f
			add0/fa_gen[7].u_fa/cout (fa_15)	0,00	2,12 f	add0/fa_gen[20].u_fa/U8/Q (rnd2s3)	0,10	4,73 r
			add0/fa_gen[8].u_fa/cin (fa_14)	0,00	2,12 f	add0/fa_gen[20].u_fa/U7/Q (rnd2s3)	0,12	4,84 f
			add0/fa_gen[8].u_fa/U8/Q (rnd2s3)	0,10	2,22 r	add0/fa_gen[20].u_fa/cout (fa_2)	0,00	4,84 f
			add0/fa_gen[8].u_fa/U7/Q (rnd2s3)	0,10	2,33 f	add0/fa_gen[21].u_fa/cin (fa_1)	0,00	4,84 f
			add0/fa_gen[8].u_fa/cout (fa_14)	0,00	2,33 f	add0/fa_gen[21].u_fa/U11/Q (rnd2s1)	0,16	5,01 r
			add0/fa_gen[9].u_fa/cin (fa_13)	0,00	2,33 f	add0/fa_gen[21].u_fa/U12/Q (rnd2s2)	0,10	5,11 f
			add0/fa_gen[9].u_fa/U8/Q (rnd2s3)	0,10	2,43 r	add0/fa_gen[21].u_fa/cout (fa_1)	0,00	5,11 f
			add0/fa_gen[9].u_fa/U7/Q (rnd2s3)	0,10	2,54 f	add0/cout (rca_22bit)	0,00	5,11 f
			add0/fa_gen[9].u_fa/cout (fa_13)	0,00	2,54 f	U208/Q (and2s2)	0,23	5,34 f
			add0/fa_gen[10].u_fa/cin (fa_12)	0,00	2,54 f	cout_ff_reg/DIN (dffa1)	0,00	5,34 f
			add0/fa_gen[10].u_fa/U9/Q (rnd2s3)	0,10	2,64 r	data arrival time		5,34
			add0/fa_gen[10].u_fa/U8/Q (rnd2s3)	0,10	2,74 f			
			add0/fa_gen[10].u_fa/cout (fa_12)	0,00	2,74 f	clock clk (rise edge)	5,66	5,66
			add0/fa_gen[11].u_fa/cin (fa_11)	0,00	2,74 f	clock network delay (ideal)	0,00	5,66
			add0/fa_gen[11].u_fa/U8/Q (rnd2s3)	0,10	2,85 r	cout_ff_reg/CLK (dffa1)	0,00	5,66 r
			add0/fa_gen[11].u_fa/U7/Q (rnd2s3)	0,10	2,95 f	library setup time	-0,32	5,34
			add0/fa_gen[11].u_fa/cout (fa_11)	0,00	2,95 f	data required time		5,34
			add0/fa_gen[12].u_fa/cin (fa_10)	0,00	2,95 f	data required time		5,34
			add0/fa_gen[12].u_fa/U8/Q (rnd2s3)	0,10	3,05 r	data arrival time		-5,34
			add0/fa_gen[12].u_fa/U7/Q (rnd2s3)	0,10	3,16 f			
			add0/fa_gen[12].u_fa/cout (fa_10)	0,00	3,16 f	slack (MET)		0,00
			add0/fa_gen[13].u_fa/cin (fa_9)	0,00	3,16 f			
			add0/fa_gen[13].u_fa/U8/Q (rnd2s3)	0,10	3,26 r			

위 그림은 22-bit RCA의 타이밍 리포트인데, 플립플롭의 clock-to-q delay는 0.30ns, setup requirement는 0.32ns인 것을 알 수 있다. 타이밍 경로 가운데에 파이프라인을 추가할 경우, 아래의 그림과 같이 추가된 파이프라인 레지스터의 좌우측 경로에 모두 clk-to-q delay와 setup time이 추가된다. 즉, 플립플롭에 의한 delay는 좌우 경로가 대칭이 되므로, combinational path가 정확히 이등분될 수 있게 파이프라인을 추가하는 것이 최적의 선택일 것이다.




위 타이밍 리포트에서 combinational path는 0.30ns부터 시작하여 5.34ns에서 끝나게 된다. Combinational Path Delay는 5.04ns이므로, 2.52ns 지점에 파이프라인 레지스터를 추

가하면 된다. 타이밍 리포트에서 2.82ns (clk-to-q를 반영한 값)와 제일 근접한 지점은 2.85ns일 때 fa_gen[11]이다. 따라서 12번째 FA모듈 전후에 파이프라인을 추가하는 것이 최적의 설계일 것이다. 이번 과제에서는 11번째 FA모듈(fa_gen[10])과 12번째 FA모듈(fa_gen[11]) 사이에 파이프라인을 추가할 것이다.




RTL 설계는 위의 그림과 동일하다. 기능을 제대로 유지하기 위해서 fa_gen[10]과 fa_gen[11] 사이에 carry를 위한 1-bit DFF를 추가하고, 11개의 LSB FA의 결과를 저장하기 위한 11-bit register 한 개, 2개의 11-bit operand를 저장하기 위한 11-bit register 두 개, 따라서 총 3개의 11-bit register이 필요하다.

b. Pre-Synthesis Simulation



위 사진은 22-bit rca 시뮬레이션 파형의 처음, 중간, 끝부분을 나타낸 것이다. 'sum_rca'가 pipelined 22-bit rca의 sum을 출력하고 있는데, 정답인 mat_sum_cmp의 파형과 완전히 일치하고 있다. 에러값인 'err'가 0인 것으로 보아 정상적으로 작동하는 것을 확인할 수 있다. 이전의 실험과 다른 점은, rstn이 1이 되고 나서 결과를 출력하기까지 두 클럭 사이클이 걸린다는 점이다. 이것은 최초 입력값이 파이프라인 단계를 완전히 통과하여 결과로 출력되기까지 두 클럭 사이클이 걸리기 때문이다. 한 번 결과가 출력된 이후에는 매 클럭 사이클마다 새로운 결과가 출력되는 것을 볼 수 있다. 따라서 파이프라인 설계 시 throughput이 증가하는 한편, 초기 latency도 증가하는 것을 알 수 있다.

c. Schematics



위 두 그림은 합성 후의 schematic으로 critical path를 빨간색으로 나타냈다. Critical path의 시점은 dff_a_in, 즉, 상위 11-bit RCA에 입력되는 두번째 스테이지의 a 레지스터부터 시작해서, 11-bit RCA를 거쳐 최종적으로 sum 포트에서 끝나는 것을 볼 수 있다.

d. PPA Results

i. Timing

파이프라인을 적용하지 않은 22-bit RCA의 clock period는 5.66ns (176.7MHz)였다. 아래 첨부한 그림은 0.1ns씩 클럭 주기를 조정하여 최종적으로 3.40ns 클럭에서 합성했을 때의 timing report이다. Slack이 음수가 되면서 타이밍을 위반한다.

add0/fa_gen2[19].u_fa/cin (fa_3)	0.00	2.28	r
add0/fa_gen2[19].u_fa/U2/Q (nnd2s3)	0.10	2.38	f
add0/fa_gen2[19].u_fa/U1/Q (nnd2s3)	0.12	2.50	r
add0/fa_gen2[19].u_fa/cout (fa_3)	0.00	2.50	r
add0/fa_gen2[20].u_fa/cin (fa_2)	0.00	2.50	r
add0/fa_gen2[20].u_fa/U2/Q (nnd2s3)	0.10	2.60	f
add0/fa_gen2[20].u_fa/U1/Q (nnd2s3)	0.11	2.71	r
add0/fa_gen2[20].u_fa/cout (fa_2)	0.00	2.71	r
add0/fa_gen2[21].u_fa/cin (fa_1)	0.00	2.71	r
add0/fa_gen2[21].u_fa/U1/Q (xor2s2)	0.28	2.99	r
add0/fa_gen2[21].u_fa/sum (fa_1)	0.00	2.99	r
add0/sum[21] (rca_22bit)	0.00	2.99	r
U76/Q (nnd2s3)	0.09	3.08	f
U75/Q (i1s3)	0.08	3.16	r
sum_ff_reg[21]/BIN (dffa1)	0.00	3.16	r
data arrival time		3.16	
clock clk (rise edge)	3.40	3.40	
clock network delay (ideal)	0.00	3.40	
sum_ff_reg[21]/CLK (dffa1)	0.00	3.40	r
library setup time	-0.30	3.10	
data required time		3.10	
data required time		3.10	
data arrival time		-3.16	
slack (VIOLATED)		-0.07	

아래의 그림은 다시 클럭 주기를 3.50ns로 설정하고 합성했을 때의 timing report이다. Slack이 0이 되면서 타이밍을 만족하는 것을 관찰할 수 있다.

clock clk (rise edge)	0,00	0,00			
clock network delay (ideal)	0,00	0,00			
b_ff_reg[1]/CLK (dffs2)	0,00	0,00 r			
b_ff_reg[1]/Q (dffs2)	0,26	0,26 r	add0/Fa_gen1[7].u_Fa/cin (Fa_15)	0,00	1,98 f
add0/b[1] (rca_22bit)	0,00	0,26 r	add0/Fa_gen1[7].u_Fa/U2/Q (nnd2s2)	0,13	2,11 r
add0/Fa_gen1[1].u_Fa/b (Fa_21)	0,00	0,26 r	add0/Fa_gen1[7].u_Fa/U1/Q (nnd2s3)	0,10	2,21 f
add0/Fa_gen1[1].u_Fa/U6/Q (i1s1)	0,14	0,40 f	add0/Fa_gen1[7].u_Fa/cout (Fa_15)	0,00	2,21 f
add0/Fa_gen1[1].u_Fa/U4/Q (nnd2s2)	0,11	0,51 r	add0/Fa_gen1[8].u_Fa/cin (Fa_14)	0,00	2,21 f
add0/Fa_gen1[1].u_Fa/U5/Q (nnd2s2)	0,13	0,64 f	add0/Fa_gen1[8].u_Fa/U3/Q (nnd2s2)	0,13	2,35 r
add0/Fa_gen1[1].u_Fa/U8/Q (nnd2s2)	0,16	0,81 r	add0/Fa_gen1[8].u_Fa/U1/Q (nnd2s3)	0,10	2,44 f
add0/Fa_gen1[1].u_Fa/U1/Q (nnd2s3)	0,12	0,32 f	add0/Fa_gen1[8].u_Fa/cout (Fa_14)	0,00	2,44 f
add0/Fa_gen1[1].u_Fa/cout (Fa_21)	0,00	0,32 f	add0/Fa_gen1[9].u_Fa/cin (Fa_13)	0,00	2,44 f
add0/Fa_gen1[2].u_Fa/cin (Fa_20)	0,00	0,32 f	add0/Fa_gen1[9].u_Fa/U2/Q (nnd2s2)	0,11	2,55 r
add0/Fa_gen1[2].u_Fa/U4/Q (nnd2s3)	0,11	1,03 r	add0/Fa_gen1[9].u_Fa/U1/Q (nnd2s2)	0,11	2,66 f
add0/Fa_gen1[2].u_Fa/U3/Q (nnd2s3)	0,11	1,14 f	add0/Fa_gen1[9].u_Fa/cout (Fa_13)	0,00	2,66 f
add0/Fa_gen1[2].u_Fa/cout (Fa_20)	0,00	1,14 f	add0/Fa_gen1[10].u_Fa/cin (Fa_12)	0,00	2,66 f
add0/Fa_gen1[3].u_Fa/cin (Fa_19)	0,00	1,14 f	add0/Fa_gen1[10].u_Fa/U1/Q (xor2s1)	0,36	3,02 r
add0/Fa_gen1[3].u_Fa/U4/Q (nnd2s3)	0,11	1,25 r	add0/Fa_gen1[10].u_Fa/sum (Fa_12)	0,00	3,02 r
add0/Fa_gen1[3].u_Fa/U1/Q (nnd2s3)	0,11	1,36 f	add0/dff_sum_out/q[10] (DFF_param_WIDTH11_0)	0,00	3,02 r
add0/Fa_gen1[3].u_Fa/cout (Fa_19)	0,00	1,36 f	add0/dff_sum_out/q_reg[10]/CLRB (dffcs1)	0,00	3,02 r
add0/Fa_gen1[4].u_Fa/cin (Fa_18)	0,00	1,36 f	data arrival time		3,02
add0/Fa_gen1[4].u_Fa/U4/Q (nnd2s3)	0,11	1,47 r			
add0/Fa_gen1[4].u_Fa/U2/Q (nnd2s3)	0,11	1,58 f	clock clk (rise edge)	3,50	3,50
add0/Fa_gen1[4].u_Fa/cout (Fa_18)	0,00	1,58 f	clock network delay (ideal)	0,00	3,50
add0/Fa_gen1[5].u_Fa/cin (Fa_17)	0,00	1,58 f	add0/dff_sum_out/q_reg[10]/CLK (dffcs1)	0,00	3,50 r
add0/Fa_gen1[5].u_Fa/U4/Q (nnd2s3)	0,11	1,69 r	library setup time	-0,48	3,02
add0/Fa_gen1[5].u_Fa/U1/Q (nnd2s3)	0,11	1,79 f	data required time		3,02
add0/Fa_gen1[5].u_Fa/cout (Fa_17)	0,00	1,79 f			
add0/Fa_gen1[6].u_Fa/cin (Fa_16)	0,00	1,79 f	-----		
add0/Fa_gen1[6].u_Fa/U5/Q (nnd2s3)	0,10	1,89 r	data required time		3,02
add0/Fa_gen1[6].u_Fa/U2/Q (nnd2s3)	0,09	1,98 f	data arrival time		-3,02
add0/Fa_gen1[6].u_Fa/cout (Fa_16)	0,00	1,98 f	-----		
add0/Fa_gen1[7].u_Fa/cin (Fa_15)	0,00	1,98 f	slack (MET)		0,00

Schematic항목에서 봤듯이 critical path는 두번째 스테이지의 상위비트 레지스터부터 시작해, dff_sum_out에서 끝나는 것을 볼 수 있다. 최소 클럭 주기는 3.50ns이고, F_{max} 는 $\frac{1}{3.50 \times 10^{-9}} = 285.7\text{MHz}$ 이다. 파이프라인을 적용하지 않았을 때보다 61.7% 더 빠르게 작동할 수 있게 됐다.

ii. Area

파이프라인을 적용하지 않은 22-bit RCA의 전체 면적은 $22768\mu\text{m}^2$ 이었다.

Report : area	*****	Report : area	*****
Design : ripple_carry_adder_22b		Design : ripple_carry_adder_22b	
Version: Z-2007_03-SP4		Version: Z-2007_03-SP4	
Date : Wed Apr 8 08:59:04 2026		Date : Wed Apr 8 09:00:31 2026	
*****		*****	
Library(s) Used:		Library(s) Used:	
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)		lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	
Number of ports: 70		Number of ports: 70	
Number of nets: 207		Number of nets: 206	
Number of cells: 138		Number of cells: 137	
Number of references: 7		Number of references: 5	
Combinational area: 11330,150726		Combinational area: 11073,024338	
Noncombinational area: 16539,057709		Noncombinational area: 16505,879700	
Net Interconnect area: undefined (No wire load specified)		Net Interconnect area: undefined (No wire load specified)	
Total cell area: 27869,208984		Total cell area: 27578,904297	
Total area: undefined		Total area: undefined	

왼쪽의 그림은 클럭 주기가 3.40ns일 때의 면적이다. 오른쪽의 그림은 클럭 주기가 3.50ns로 타이밍 조건을 충족했을 때의 면적이다. 클럭 주기가 3.40에서 3.50으로 늘렸을 때 면적이 소폭 감소한 것을 볼 수 있다. 또한 파이프라인을 적용하지 않은 RCA와 비교해서 $4810\mu\text{m}^2$ 증가한 것을 볼 수 있다. 이것은 파이프라인을 구현하기 위해 추가적으로 사용한 레지스터 및 플립플롭, 그리고 이를 combinational logic과 연결하기 위해 사용한 추가적인 배선에 의한 것이라고 생각해볼 수 있다.


iii. Power

Library(s) Used:	Library(s) Used:
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Operating Conditions: nom_pvt Library: lec25dsc25_SS	Operating Conditions: nom_pvt Library: lec25dsc25_SS
Wire Load Model Mode: top	Wire Load Model Mode: top
Global Operating Voltage = 2.25	Global Operating Voltage = 2.25
Power-specific unit information :	Power-specific unit information :
Voltage Units = 1V	Voltage Units = 1V
Capacitance Units = 1.000000pf	Capacitance Units = 1.000000pf
Time Units = 1ns	Time Units = 1ns
Dynamic Power Units = 1mW (derived from V,C,T units)	Dynamic Power Units = 1mW (derived from V,C,T units)
Leakage Power Units = 1pW	Leakage Power Units = 1pW
Cell Internal Power = 6.7161 mW (86%)	Cell Internal Power = 6.4574 mW (86%)
Net Switching Power = 1.0688 mW (14%)	Net Switching Power = 1.0393 mW (14%)
Total Dynamic Power = 7.8048 mW (100%)	Total Dynamic Power = 7.4966 mW (100%)
Cell Leakage Power = 768.5344 nW	Cell Leakage Power = 753.5829 nW

왼쪽은 클럭 주기가 3.40ns일 때의 파워, 오른쪽은 3.50ns로 타이밍을 충족했을 때의 파워이다. 이는 클럭주기가 낮을수록 단위시간당 더 많은 계산을 수행하기 때문에 생기는 차이라고 볼 수 있다.

2. Naïve 20-bit Carry Select Adder

a. Schematics



위 그림은 파이프라인을 적용하지 않은 naïve 20-bit CSA의 합성 후 schematic이다. Input FF에서 4-bit RCA를 거쳐 MUX 2개를 지나 최종적으로 output FF에 도달하기까지의 경로가 critical path이다.

b. PPA Results

i. Timing

아래 첨부한 그림은 0.1ns씩 클럭 주기를 조정하여 최종적으로 3.20ns 클럭에서 합성했

을 때의 timing report이다. Slack이 음수가 되면서 타이밍을 위반한다.

STATE_3_M1/U3/Q (i1s2)	0.0/	2.14 f
STATE_3_M1/U4/Q (oai22s2)	0.18	2.31 r
STATE_3_M1/out[0] (mux_2to1_1b_2)	0.00	2.31 r
U7/Q (nb1s4)	0.25	2.56 r
STATE_4_M0/sel (mux_2to1_4b_1)	0.00	2.56 r
STATE_4_M0/U3/Q (mxi21s2)	0.26	2.81 f
STATE_4_M0/out[1] (mux_2to1_4b_1)	0.00	2.81 f
DFF21/d[17] (DFF_21bit)	0.00	2.81 f
DFF21/q_reg[17]/CLRB (dffcs1)	0.00	2.81 f
data arrival time		2.81
clock clk (rise edge)	3.20	3.20
clock network delay (ideal)	0.00	3.20
DFF21/q_reg[17]/CLK (dffcs1)	0.00	3.20 r
library setup time	-0.50	2.70
data required time		2.70
data required time		2.70
data arrival time		-2.81
slack (VIOLATED)		-0.11

아래의 그림은 다시 클럭 주기를 3.30ns로 설정하고 합성했을 때의 timing report이다. Slack이 0이 되면서 타이밍을 만족하는 것을 관찰할 수 있다.

clock clk (rise edge)	0.00	0.00		
clock network delay (ideal)	0.00	0.00		
DFF1/q_reg[12]/CLK (dffcs1)	0.00	0.00 r		
DFF1/q_reg[12]/Q (dffcs1)	0.27	0.27 f	STATE_3_M1/U1/Q (i1s2)	0.08 2.09 f
DFF1/q_reg[12]/Q (dffcs1)	0.20	0.46 r	STATE_3_M1/U4/Q (oai22s2)	0.20 2.29 r
DFF1/q[12] (DFF_20bit_1)	0.00	0.46 r	STATE_3_M1/out[0] (mux_2to1_1b_2)	0.00 2.29 r
STATE_3_FA1/b[0] (full_adder_4b_3)	0.00	0.46 r	U3/Q (nb1s4)	0.25 2.54 r
STATE_3_FA1/fa_gen[0].u_fa/b (fa_12)	0.00	0.46 r	STATE_4_M0/sel (mux_2to1_4b_1)	0.00 2.54 r
STATE_3_FA1/fa_gen[0].u_fa/U2/Q (xor2s1)	0.46	0.93 r	STATE_4_M0/U5/Q (mxi21s2)	0.26 2.80 f
STATE_3_FA1/fa_gen[0].u_fa/U4/Q (aoi22s2)	0.17	1.10 f	STATE_4_M0/out[2] (mux_2to1_4b_1)	0.00 2.80 f
STATE_3_FA1/fa_gen[0].u_fa/U1/Q (i1s2)	0.17	1.26 r	DFF21/d[18] (DFF_21bit)	0.00 2.80 f
STATE_3_FA1/fa_gen[0].u_fa/cout (fa_12)	0.00	1.26 r	DFF21/q_reg[18]/CLRB (dffcs1)	0.00 2.80 f
STATE_3_FA1/fa_gen[1].u_fa/cin (fa_11)	0.00	1.26 r	data arrival time	2.80
STATE_3_FA1/fa_gen[1].u_fa/U4/Q (nnd2s2)	0.11	1.37 f	clock clk (rise edge)	3.30 3.30
STATE_3_FA1/fa_gen[1].u_fa/U5/Q (nnd2s2)	0.15	1.52 r	clock network delay (ideal)	0.00 3.30
STATE_3_FA1/fa_gen[1].u_fa/cout (fa_11)	0.00	1.52 r	DFF21/q_reg[18]/CLK (dffcs1)	0.00 3.30 r
STATE_3_FA1/fa_gen[2].u_fa/U4/Q (nnd2s2)	0.11	1.63 f	library setup time	-0.50 2.80
STATE_3_FA1/fa_gen[2].u_fa/U5/Q (nnd2s2)	0.15	1.78 r	data required time	2.80
STATE_3_FA1/fa_gen[2].u_fa/cout (fa_10)	0.00	1.78 r	data required time	2.80
STATE_3_FA1/fa_gen[3].u_fa/cin (fa_9)	0.00	1.78 r	data arrival time	-2.80
STATE_3_FA1/fa_gen[3].u_fa/U4/Q (nnd2s2)	0.11	1.89 f	slack (MET)	0.00
STATE_3_FA1/fa_gen[3].u_fa/U5/Q (nnd2s2)	0.12	2.01 r		
STATE_3_FA1/fa_gen[3].u_fa/cout (fa_9)	0.00	2.01 r		
STATE_3_FA1/c_out (full_adder_4b_3)	0.00	2.01 r		
STATE_3_M1/i1[0] (mux_2to1_1b_2)	0.00	2.01 r		
STATE_3_M1/U1/Q (i1s2)	0.08	2.09 f		

Schematic항목에서 봤듯이 critical path는 입력 DFF를 거쳐서 4-bit RCA인 STATE_3_FA1를 지나 STATE_3_M, STATE_4_M라는 MUX를 지나 출력 FF에서 끝나는 것을 볼 수 있다. 이 경로는 4FA+2MUX의 지연을 가지고 있다. 최소 클럭 주기는 3.30ns이고, F_{max} 는 $\frac{1}{3.30 \times 10^{-9}} = 303.0\text{MHz}$ 이다.

ii. Area

Library(s) Used:

lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	
Number of ports:	64
Number of nets:	177
Number of cells:	26
Number of references:	25
Combinational area:	14755.738186
Noncombinational area:	10616.836121
Net Interconnect area:	undefined (No wire load specified)
Total cell area:	25372.574219
Total area:	undefined

Library(s) Used:

lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	
Number of ports:	64
Number of nets:	177
Number of cells:	26
Number of references:	25
Combinational area:	13918.003811
Noncombinational area:	10467.535080
Net Interconnect area:	undefined (No wire load specified)
Total cell area:	24385.539062
Total area:	undefined

왼쪽의 그림은 클럭 주기가 3.20ns일 때의 면적이다. 오른쪽의 그림은 클럭 주기가 3.30ns로 타이밍 조건을 충족했을 때의 면적이다. 클럭 주기를 3.20에서 3.30으로 늘렸을

때 면적이 소폭 감소한 것을 볼 수 있다.

iii. Power

Global Operating Voltage = 2.25
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.000000pf
Time Units = 1ns
Dynamic Power Units = 1mW (derived from V,C,T units)
Leakage Power Units = 1pW

Cell Internal Power = 6.7752 mW (83%)
Net Switching Power = 1.3795 mW (17%)

Total Dynamic Power = 8.1548 mW (100%)

Cell Leakage Power = 720.1795 nW

Global Operating Voltage = 2.25
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.000000pf
Time Units = 1ns
Dynamic Power Units = 1mW (derived from V,C,T units)
Leakage Power Units = 1pW

Cell Internal Power = 6.2761 mW (83%)
Net Switching Power = 1.2519 mW (17%)


Total Dynamic Power = 7.5280 mW (100%)

Cell Leakage Power = 687.8345 nW


왼쪽은 클럭 주기가 3.20ns일 때의 파워, 오른쪽은 3.30ns로 타이밍을 충족했을 때의 파워이다. 클럭 주기가 3.30ns일 때 total dynamic power가 더 낮는데, 이것은 클럭주기가 낮을수록 단위시간당 더 많은 계산을 수행하기 때문에 생기는 차이라고 볼 수 있다.

3. Pipelining a 20-bit Carry Select Adder

a. Architectural Considerations




위의 그림은 파이프라인을 적용하지 않은 naive carry select adder의 회로도를 간략하게 나타낸 것이다. 굵은 빨간 화살표가 critical path이다. Critical path를 구성하고 있는 요소는 4FA+4MUX이다. 1-bit FA와 MUX의 딜레이가 같다고 가정을 했기 때문에 4-bit FA와 4개의 MUX 사이에 파이프라인 스테이지를 추가하면 critical path를 절반으로 나눌 수 있어 클럭이 제일 높은 주파수로 동작할 수 있을 것이다.




위의 그림과 같이 플립플랍 혹은 레지스터를 배치하도록 RTL로 설계했다. 지난 실험 결과 가정과는 달리 MUX delay가 1-bit FA delay보다 조금 더 큰 것으로 추론했기 때문에, 이 추론을 적용하면 새로운 critical path는 위 그림에서 붉은 화살표로 표시한 경로가 될 것이다. 최종 critical path delay를 4MUX로 만들기 위해서는 나머지 4-bit RCA의 출력단에 파이프라인 스테이지를 추가하면 된다. 이렇게 될 경우 Operand가 입력되고 출력되기까지 4FA의 딜레이가 발생하게 되는데 이 값이 4MUX보다 작기 때문에 critical path는 4MUX로 유지된다.


b. Pre-Synthesis Simulation



위 사진은 20-bit naïve carry select adder의 시뮬레이션 파형의 처음, 중간, 끝부분을 나타낸 것이다. 파이프라인을 적용한 CSA의 출력값인 'sum_csa'와 정답인 mat_sum_cmp의 파형과 완전히 일치하고 있다. 에러값인 'err_csa'가 0인 것으로 보아 정상적으로 작동하는 것을 확인할 수 있다. 이 파형에서도 reset이 1이 된 이후, 총 두 번의 clock rising edge가 지난 후에야 결과가 출력되고 있다. 이것은 2-stage pipeline을 적용한 설계 때문이다. 모든 파이프라인 단계를 통과하기까지 두 클럭 사이클이 걸리기 때문에 초반 latency가 증가하는 것을 여기서도 확인할 수 있다.

c. Schematics





위 그림들은 합성 후의 Schematic이다. 파이프라인을 적용하지 않았을 때와 비교했을 때 critical path flyline이 짧은 것을 볼 수 있다. Architectural Considerations항목에서 예상했던 것과 같이, critical path는 첫번째 4-bit FA의 결과가 저장되는 레지스터에서 출발하여 4개의 MUX를 거쳐 최종적으로 sum 레지스터까지 연결되는 것을 볼 수 있다. 이로서 4개 MUX 딜레이가 4-bit RCA 딜레이보다 더 크다는 것을 또 한 번 확인해 볼 수 있다.

d. PPA Results

i. Timing

아래 첨부한 그림은 0.1ns씩 클럭 주기를 조정하여 최종적으로 2.00ns 클럭에서 합성했을 때의 timing report이다. Slack이 음수가 되면서 타이밍을 위반한다.

STAGE_3_M1/U4/Q (oai22s2)	0.18	1.30 r
STAGE_3_M1/out[0] (mux_2to1_1b_2)	0.00	1.30 r
U6/Q (nbis4)	0.25	1.55 r
STAGE_4_M0/sel (mux_2to1_4b_1)	0.00	1.55 r
STAGE_4_M0/U3/Q (mxi21s2)	0.26	1.80 f
STAGE_4_M0/out[0] (mux_2to1_4b_1)	0.00	1.80 f
DFF21/d[16] (DFF_21bit)	0.00	1.80 f
DFF21/q_reg[16]/CLRB (dffcs1)	0.00	1.80 f
data arrival time		1.80
clock clk (rise edge)	2.00	2.00
clock network delay (ideal)	0.00	2.00
DFF21/q_reg[16]/CLK (dffcs1)	0.00	2.00 r
library setup time	-0.50	1.50
data required time		1.50
data required time		1.50
data arrival time		-1.80
slack (VIOLATED)		-0.30

아래의 그림은 다시 클럭 주기를 2.10ns로 설정하고 합성했을 때의 timing report이다. Slack이 0이 되면서 타이밍을 만족하는 것을 관찰할 수 있다.

Startpoint: DFF1/q_reg[4]
(rising edge-triggered flip-flop clocked by clk)
Endpoint: s1_fa1_reg/q_reg[3]
(rising edge-triggered flip-flop clocked by clk)
Path Group: clk
Path Type: max

Point	Incr	Path		
clock clk (rise edge)	0,00	0,00	STAGE_1_FA1/fa_gen[2].u_fa/cout (fa_26)	0,00 1,30 r
clock network delay (ideal)	0,00	0,00	STAGE_1_FA1/fa_gen[3].u_fa/cin (fa_25)	0,00 1,30 r
DFF1/q_reg[4]/CLK (dffcs2)	0,00	0,00 r	STAGE_1_FA1/fa_gen[3].u_fa/U2/Q (xnr2s2)	0,30 1,60 f
DFF1/q_reg[4]/QN (dffcs2)	0,25	0,25 f	STAGE_1_FA1/fa_gen[3].u_fa/sum (fa_25)	0,00 1,60 f
DFF1/q_reg[4]/Q (dffcs2)	0,15	0,40 r	STAGE_1_FA1/sum[3] (full_adder_4b_7)	0,00 1,60 f
DFF1/q[4] (DFF_20bit_1)	0,00	0,40 r	s1_fa1_reg/d[3] (DFF_param_WIDTH5_7)	0,00 1,60 f
STAGE_1_FA1/b[0] (full_adder_4b_7)	0,00	0,40 r	s1_fa1_reg/q_reg[3]/CLRB (dffcs1)	0,00 1,60 f
STAGE_1_FA1/fa_gen[0].u_fa/b (fa_28)	0,00	0,40 r	data arrival time	1,60
STAGE_1_FA1/fa_gen[0].u_fa/U4/Q (oai21s3)	0,22	0,62 f		
STAGE_1_FA1/fa_gen[0].u_fa/U2/Q (nnd2s2)	0,16	0,78 r	clock clk (rise edge)	2,10 2,10
STAGE_1_FA1/fa_gen[0].u_fa/cout (fa_28)	0,00	0,78 r	clock network delay (ideal)	0,00 2,10
STAGE_1_FA1/fa_gen[1].u_fa/cin (fa_27)	0,00	0,78 r	s1_fa1_reg/q_reg[3]/CLK (dffcs1)	0,00 2,10 r
STAGE_1_FA1/fa_gen[1].u_fa/U2/Q (aoi22s3)	0,18	0,97 f	library setup time	-0,50 1,60
STAGE_1_FA1/fa_gen[1].u_fa/U1/Q (i1s3)	0,14	1,11 r	data required time	1,60
STAGE_1_FA1/fa_gen[1].u_fa/cout (fa_27)	0,00	1,11 r		
STAGE_1_FA1/fa_gen[2].u_fa/cin (fa_26)	0,00	1,11 r	data required time	1,60
STAGE_1_FA1/fa_gen[2].u_fa/U2/Q (nnd2s3)	0,10	1,20 f	data arrival time	-1,60
STAGE_1_FA1/fa_gen[2].u_fa/U1/Q (nnd2s3)	0,10	1,30 r		
STAGE_1_FA1/fa_gen[2].u_fa/cout (fa_26)	0,00	1,30 r	slack (MET)	0,00
STAGE_1_FA1/fa_gen[3].u_fa/cin (fa_25)	0,00	1,30 r		

Schematic 항목과는 다르게 critical path는 STAGE_1_FA1을 관통하는 경로로 보고됐다. 이는 두 경로 모두 critical path이거나, 두 경로 모두 비슷한 딜레이를 가지기 때문에 디자인 컴파일러가 두 경로를 모두 보고했을 가능성이 높다. 최소 클럭 주기는 2.10ns이고, F_{max} 는 $\frac{1}{2.10 \times 10^{-9}} = 476.2\text{MHz}$ 이다. 파이프라인을 적용하지 않았을 때는 303.0MHz의 주파수로 동작을 했다. 따라서 파이프라인 적용을 통해 57.2% 더 빠른 속도로 회로가 작동할 수 있게 됐다.

ii. Area

*****	*****
Report : area	Report : area
Design : carry_select_adder_pipelined	Design : carry_select_adder_pipelined
Version: Z-2007.03-SP4	Version: Z-2007.03-SP4
Date : Wed Apr 8 09:15:00 2026	Date : Wed Apr 8 09:15:41 2026
*****	*****
Library(s) Used:	Library(s) Used:
lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)	lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)
Number of ports: 64	Number of ports: 64
Number of nets: 221	Number of nets: 221
Number of cells: 34	Number of cells: 34
Number of references: 34	Number of references: 34
Combinational area: 14374.198048	Combinational area: 13685.762047
Noncombinational area: 18098.385147	Noncombinational area: 18181.330170
Net Interconnect area: undefined (No wire load specified)	Net Interconnect area: undefined (No wire load specified)
Total cell area: 32472.583984	Total cell area: 31867.091797
Total area: undefined	Total area: undefined

왼쪽의 그림은 클럭 주기가 2.00ns일 때의 면적이다. 오른쪽의 그림은 클럭 주기가 2.10ns로 타이밍 조건을 충족했을 때의 면적이다. 클럭 주기를 2.00ns에서 2.10ns로 늘렸을 때 면적이 소폭 감소한 것을 볼 수 있다. 파이프라인 적용 전의 naïve 20-bit csa에서는 면적이 $24385\mu\text{m}^2$ 이었는데, 파이프라인을 적용하고 나서 $31867\mu\text{m}^2$ 로 $7482\mu\text{m}^2$ 증가한 것을 볼 수 있다.


iii. Power

Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top	Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top
Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW	Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW
Cell Internal Power = 14.8052 mW (88%) Net Switching Power = 2.0104 mW (12%) ----- Total Dynamic Power = 16.8155 mW (100%) Cell Leakage Power = 920.0714 nW	Cell Internal Power = 14.1909 mW (87%) Net Switching Power = 2.0726 mW (13%) ----- Total Dynamic Power = 16.2634 mW (100%) Cell Leakage Power = 920.2405 nW


왼쪽은 클럭 주기가 2.00ns일 때의 파워, 오른쪽은 2.10ns로 타이밍을 충족했을 때의 파워이다. 오른쪽의 경우가 파워가 낮는데, 클럭주기가 낮을수록 단위시간당 더 많은 계산을 수행하기 때문에 생기는 차이라고 볼 수 있다.

4. Pipelining a 22-bit Square Root Carry Select Adder

a. Architectural Considerations




위 그림은 파이프라인을 적용하지 않은 22-bit SRCSA의 구조이다. 지난 실험에서의 결과에 의하면 critical path는 3-bit RCA로 시작해서 4개의 MUX를 지나는 경로이다. 이 결과를 바탕으로 지난 실험에서 MUX delay > 1-bit FA delay라는 것을 추론했고, 이것을 파이프라인 설계에 적용하면, critical path를 3-bit FA+1MUX와 3MUX로 분리하여 사이에 파이프라인 스테이지를 추가해야 한다는 것을 알 수 있다. 만약 3-bit FA와 4MUX로 나누게 된다면 4MUX의 딜레이가 훨씬 커질 것이다.



이런 고려사항을 바탕으로 파이프라인을 설계하면 위의 그림과 같이 플립플롭과 레지스터를 추가할 수 있다. Critical path에 있는 첫번째 MUX 뒤에 carry를 위한 플립플롭을 추가하고, 출력 결과가 동시에 나올 수 있도록 적절한 위치에 레지스터를 배치했다.


20-bit CSA와 다른 점은, 모든 경로가 비슷한 delay를 갖는다는 점이다. 다시말해 모든 경로가 critical path delay에 근접한 딜레이를 갖게 된다. 따라서 간편하게 4-bit RCA의 출력단에 파이프라인 스테이지를 삽입해줬던 20-bit CSA와는 달리 다른 경로들도 딜레이가 절반이 되도록 하는 지점에 적절히 파이프라인을 적용해야 한다. 이를 위해 4-bit RCA의 출력단에 파이프라인 스테이지를 추가했고, 5-bit RCA와 6-bit RCA는 각각 4bit:1bit, 4bit:2bit의 비율로 나누어 RCA 내부에 파이프라인 레지스터를 추가했다. 5-bit RCA와 6-bit RCA의 내부는 22-bit RCA를 나누어 사이에 파이프라인 단계를 추가할 때와 완전히 동일하다.

b. Pre-Synthesis Simulation



위 사진은 22-bit square root carry select adder의 시뮬레이션 파형의 처음, 중간, 끝부분을 나타낸 것이다. 파이프라인을 적용한 SRCSA의 출력값인 'sum_sqrt_csa'와 정답인 mat_sum_cmp의 파형과 완전히 일치하고 있다. 에러값인 'err_csa'가 0인 것으로 보아 정상적으로 작동하는 것을 확인할 수 있다. 이전 결과들과 마찬가지로 이번 파형에서도 reset이 1이 된 이후, 총 두 번의 clock rising edge가 지난 후에야 결과가 출력되고 있다. 모든 파이프라인 단계를 통과하기까지 두 클럭 사이클이 걸리기 때문에 초반 latency가 증가하는 것을 다시 한 번 확인할 수 있다.

c. Schematics



가장 위의 그림은 탑 모듈의 합성 후 schematic, 아래의 그림은 rca15의 합성 후 schematic이다. Critical path는 빨간 선으로 표시되어 있다. 탑모듈의 critical path는 6-bit RCA인 rca15에서 mux로 이어지는 경로이다. rca15의 내부를 살펴보면 애더 내부의 파이프라인 레지스터부터 시작해서 2개의 FA를 거쳐 sum으로 출력되는 경로가 critical path이다. Architectural Consideration 항목에서 예측했던 critical path인 3FA+1MUX와는 다른 2FA+2MUX의 딜레이를 가진다. FA와 MUX의 딜레이가 같다는 가정과는 달리 실제로는 MUX의 딜레이가 약간 더 크기 때문에 schematic이 올바른 critical path를 나타내고 있다고 할 수 있다.

d. PPA Results

i. Timing

파이프라인을 적용하지 않은 22-bit SRCSA의 clock period는 3.4ns였다. 아래 첨부한 그림은 0.1ns씩 클럭 주기를 조정하여 최종적으로 2.20ns 클럭에서 합성했을 때의 timing report이다. Slack이 음수가 되면서 타이밍을 위반한다.

csa/mux0/U6/Q (rnd2s3)	0.10	1.24 f
csa/mux0/U7/Q (rnd2s3)	0.13	1.37 r
csa/mux0/out[2] (mux_param_WIDTH3)	0.00	1.37 r
csa/mux1/SEL (mux_param_WIDTH4)	0.00	1.37 r
csa/mux1/U6/Q (mx21s2)	0.38	1.74 r
csa/mux1/out[1] (mux_param_WIDTH4)	0.00	1.74 r
csa/mux1_reg/d[1] (DFF_param_WIDTH4_0)	0.00	1.74 r
csa/mux1_reg/q_reg[1]/CLRB (dffcs2)	0.00	1.74 r
data arrival time		1.74
clock clk (rise edge)	2.20	2.20
clock network delay (ideal)	0.00	2.20
csa/mux1_reg/q_reg[1]/CLK (dffcs2)	0.00	2.20 r
library setup time	-0.48	1.72
data required time		1.72
data arrival time		-1.74
slack (VIOLATED)		-0.02

아래의 그림은 다시 클럭 주기를 2.25ns로 설정하고 합성했을 때의 timing report이다.

Slack이 0이 되면서 타이밍을 만족하는 것을 관찰할 수 있다.

```
Endpoint: csa/rca14/reg_sum/q_reg[3]
(rising edge-triggered flip-flop clocked by clk)
Path Group: clk
Path Type: max
```

Point	Incr	Path		
clock clk (rise edge)	0.00	0.00	csa/rca14/u_fa_2/cin (fa_9)	0.00 1.24 r
clock network delay (ideal)	0.00	0.00	csa/rca14/u_fa_2/U1/Q (nnd2s3)	0.10 1.34 f
b_ff_reg[11]/CLK (dffs2)	0.00	0.00 r	csa/rca14/u_fa_2/U3/Q (nnd2s3)	0.10 1.44 r
b_ff_reg[11]/Q (dffs2)	0.26	0.26 r	csa/rca14/u_fa_2/cout (fa_9)	0.00 1.44 r
csa/b[11] (sqrt_csa)	0.00	0.26 r	csa/rca14/u_fa_3/cin (fa_8)	0.00 1.44 r
csa/rca14/b[0] (rca_5b_pipe_1)	0.00	0.26 r	csa/rca14/u_fa_3/U1/Q (xor2s2)	0.32 1.76 r
csa/rca14/u_fa_0/b (fa_11)	0.00	0.26 r	csa/rca14/u_fa_3/sum (fa_8)	0.00 1.76 r
csa/rca14/u_fa_0/U6/Q (ib1s1)	0.13	0.39 f	csa/rca14/reg_sum/d[3] (DFF_param_WIDTH4_2)	0.00 1.76 r
csa/rca14/u_fa_0/U3/Q (ib1s1)	0.13	0.52 r	csa/rca14/reg_sum/q_reg[3]/DIN (dffc1)	0.00 1.76 r
csa/rca14/u_fa_0/U8/Q (nnd2s2)	0.10	0.62 f	data arrival time	1.76
csa/rca14/u_fa_0/U9/Q (nnd2s2)	0.12	0.74 r	clock clk (rise edge)	2.25 2.25
csa/rca14/u_fa_0/U10/Q (nnd2s2)	0.11	0.84 f	clock network delay (ideal)	0.00 2.25
csa/rca14/u_fa_0/U5/Q (nnd2s2)	0.14	0.98 r	csa/rca14/reg_sum/q_reg[3]/CLK (dffc1)	0.00 2.25 r
csa/rca14/u_fa_0/cout (fa_11)	0.00	0.98 r	library setup time	-0.49 1.76
csa/rca14/u_fa_1/cin (fa_10)	0.00	0.98 r	data required time	1.76
csa/rca14/u_fa_1/U1/Q (nnd2s2)	0.13	1.11 f	data arrival time	-1.76
csa/rca14/u_fa_1/U4/Q (nnd2s3)	0.13	1.24 r	slack (MET)	0.00
csa/rca14/u_fa_1/cout (fa_10)	0.00	1.24 r		

타이밍 리포트에서는 rca15가 아닌 rca14가 critical path에 있다고 나와있다. rca14는 5-bit RCA로, 4-bit:1-bit의 비율로 파이프라인을 적용했다. 타이밍 리포트를 보면 앞의 4-bit RCA를 통과한 신호가 rca14모듈 내부의 레지스터에 저장되기까지의 경로를 critical path로 보고 있다. 이번에도 schematic과 다르게 나온 이유는 두 경로 모두 critical path이거나 딜레이가 거의 비슷하기 때문이라고 생각해볼 수 있다. F_{max} 는 $\frac{1}{2.25 \times 10^{-9}} = 444.4\text{MHz}$ 이다. 파이프라인을 적용하지 않았을 때는 294.1MHz였는데, 파이프라인을 적용하면 적용 전보다 51% 빠르게 회로가 동작하는 것을 알 수 있다.

ii. Area

파이프라인을 적용하지 않은 22-bit SRCSA의 전체 면적은 $30904\mu\text{m}^2$ 이었다.

*****	*****
Report : area	Report : area
Design : sqrt_carry_select_adder_22b	Design : sqrt_carry_select_adder_22b
Version: Z-2007.03-SP4	Version: Z-2007.03-SP4
Date : Wed Apr 8 09:24:12 2026	Date : Wed Apr 8 09:27:25 2026
*****	*****
Library(s) Used:	Library(s) Used:
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Number of ports: 70	Number of ports: 70
Number of nets: 208	Number of nets: 206
Number of cells: 139	Number of cells: 137
Number of references: 7	Number of references: 5
Combinational area: 21308.314533	Combinational area: 20536.934578
Noncombinational area: 19359.146835	Noncombinational area: 19359.145844
Net Interconnect area: undefined (No wire load specified)	Net Interconnect area: undefined (No wire load specified)
Total cell area: 40667.460938	Total cell area: 39896.082031
Total area: undefined	Total area: undefined

왼쪽의 그림은 클럭 주기가 2.20ns일 때의 면적이고 오른쪽의 그림은 클럭 주기가 2.25ns일 때의 면적이다. 클럭 주기를 높였을 때 면적이 감소한 것을 볼 수 있다.

파이프라인을 적용하지 않은 RCA와 비교해서 $8992\mu\text{m}^2$ 증가한 것을 볼 수 있다. 이것은 파이프라인을 구현하기 위해 추가적으로 사용한 레지스터 및 플립플롭, 그리고 이를 combinational logic과 연결하기 위해 사용한 추가적인 배선에 의한 것이라고 생각해볼 수 있다.

iii. Power

아래의 왼쪽 그림은 클럭 주기가 2.20ns일 때의 파워, 오른쪽 그림은 클럭 주기가 2.25ns일 때의 파워이다. 이번에도 클럭 주기가 더 높을 때, 낮은 주파수로 동작하기 때문에 파워가 낮게 나온 것을 확인할 수 있다.

Operating Conditions: nom_pvt Library: lec25dscc25_SS Wire Load Model Mode: top	Operating Conditions: nom_pvt Library: lec25dscc25_SS Wire Load Model Mode: top
Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW	Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW
Cell Internal Power = 14.2958 mW (82%) Net Switching Power = 3.0799 mW (18%) ----- Total Dynamic Power = 17.3757 mW (100%) Cell Leakage Power = 1.1567 uW	Cell Internal Power = 13.6095 mW (83%) Net Switching Power = 2.8350 mW (17%) ----- Total Dynamic Power = 16.4445 mW (100%) Cell Leakage Power = 1.0846 uW

4. Discussion

파이프라인을 적용했을 때 F_{max} 를 비교해보면 22-bit RCA, 20-bit CSA, 22-bit SRCSA가 각각 61.7%, 57.2%, 51% 빠르게 동작했다. Critical path를 절반으로 나눈다는 점에서 100%에 가까운 속도 증가를 기대했었지만 파이프라인을 위해 추가되는 플립플랍의 setup time과 clock-to-q delay로 인해서 예상했던 것보다는 성능 향상이 작았다. 하지만 이런 플립플랍의 특성은 고정된 값이기 때문에 critical path delay가 setup이나 clock-to-q delay보다 클수록 파이프라이닝의 효과가 더 커질 것이다. 뿐만 아니라 파이프라인 적용을 통해 50%이상의 성능 향상을 이끌어냈다는 점에서 timing-critical한 분야에서는 파이프라인을 적용한 설계가 훨씬 유리하다는 것도 알 수 있다.

면적으로 비교해보면 파이프라인 적용 후 22-bit RCA, 20-bit CSA, 22-bit SRCSA가 각각 $4810\mu\text{m}^2$, $7482\mu\text{m}^2$, $8992\mu\text{m}^2$ 만큼 증가했다. 파이프라인 스테이지를 추가하기 위해 사용한 플립플랍/레지스터와 배선으로 인해 면적이 늘어난 것으로 보인다. 따라서 면적을 줄여야 하는 상황에서는 파이프라인을 추가하는 것이 오히려 불리할 수 있다.

마지막으로 20-bit CSA에서 파이프라인을 추가했을 때 total dynamic power가 7.5820mW에서 16.2634mW로 두 배 넘게 증가했다. 이것은 회로가 더 빠른 주파수로 동작함에 따라 단위 시간당 더 많은 전력을 소모하게 되고, 파이프라인을 위한 플립플랍과 레지스터를 추가해주었기 때문이라고 볼 수 있다. 따라서 Performance를 손해보더라도 소모전력이 낮아야 하는 경우에는 파이프라인을 추가하지 않는 것이 좋을 것이다.