


VLSI Practice 07 Report


2022171005 권민찬

1. Timing Simulation


i. Circuit Topology



위 그림은 5-tap direct form FIR filter의 구조를 나타낸 그림이다. 빨간 네모 상자는 28 비트 곱셈 결과를 22비트로 줄여주는 rounding unit을 나타낸 것이다. 위 구조에서 critical path는 가장 우측의 레지스터에서 출발하여 곱셈기와 rounding unit, 그리고 4개의 가산기를 거치는 경로가 될 것이다.




위 그림은 5-tap transposed direct form FIR filter의 구조를 나타낸 것으로, 그림에는 표시가 안 되어있지만 곱셈기 이후에 rounding unit이 있어 28비트 결과를 22비트로 줄여 준다. 이 구조에서 critical path는 빨간색으로 표시되어 있는 경로로, 곱셈기, rounding unit, 가산기가 있는 경로이기 때문에 일반 direct form 구조보다 더 짧은 CPD를 가질 것으로 기대해볼 수 있다.



컨트롤, 메모리, FIR 필터가 모두 포함된 탑모듈은 위의 그림과 같다.

ii. Timing Diagram



위 그림은 Direct Form과 Transposed Direct Form FIR 필터의 출력을 시간에 따라 나타낸 것이다. 두 회로 모두 err가 0으로 정상 작동하는 것을 확인할 수 있다.

2. 5-Tap Direct Form FIR Filter

i. Timing

Startpoint: c3_q_reg[2] (rising edge-triggered flip-flop clocked by clk)			DIRECT_FIR/add_0_root_add_0_root_add_55/SUM[3] (direct_5tap_fir_DW01_add_0)			0.29	5.65 f
Endpoint: DIRECT_FIR/d_out_reg[21] (rising edge-triggered flip-flop clocked by clk)			DIRECT_FIR/add_0_root_add_0_root_add_57/B[3] (direct_5tap_fir_DW01_add_2)			0.00	5.65 f
Path Group: clk			DIRECT_FIR/add_0_root_add_0_root_add_57/U203/Q (nnd2s2)			0.00	5.65 f
Path Type: max			DIRECT_FIR/add_0_root_add_0_root_add_57/U214/Q (nnd2s3)			0.16	5.81 r
Point	Incr	Path				0.12	5.94 f
clock clk (rise edge)	0.00	0.00	DIRECT_FIR/add_0_root_add_0_root_add_57/U213/OUTC (faddis3)			0.39	6.32 f
clock network delay (ideal)	0.00	0.00	DIRECT_FIR/add_0_root_add_0_root_add_57/U120/OUTC (faddis3)			0.38	6.70 f
c3_q_reg[2]/CLK (dffs2)	0.00	0.00 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U119/OUTC (faddis3)			0.39	7.10 f
c3_q_reg[2]/Q (dffs2)	0.38	0.38 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U277/Q (nnd2s2)			0.16	7.26 r
DIRECT_FIR/c3[2] (direct_5tap_fir)	0.00	0.38 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U198/Q (nnd3s3)			0.12	7.38 f
DIRECT_FIR/mult_42/b[2] (direct_5tap_fir_DW_mult_tc_6)	0.00	0.38 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U117/OUTC (faddis3)			0.39	7.77 f
DIRECT_FIR/mult_42/U1141/Q (xnr2s3)	0.44	0.82 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U116/OUTC (faddis3)			0.37	8.14 f
DIRECT_FIR/mult_42/U1143/Q (nnd2s3)	0.11	0.93 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U288/Q (iis3)			0.08	8.23 r
DIRECT_FIR/mult_42/U1514/Q (oa12s2)	0.20	1.13 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U291/Q (oa12s3)			0.19	8.41 f
DIRECT_FIR/mult_42/U1060/OUTS (faddis3)	0.84	1.97 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U200/Q (nnd2s3)			0.14	8.56 r
DIRECT_FIR/mult_42/U1090/Q (nnd2s1)	0.15	2.12 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U204/Q (nnd2s3)			0.10	8.66 f
DIRECT_FIR/mult_42/U774/Q (iis2)	0.14	2.26 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U202/Q (oa12s3)			0.20	8.86 r
DIRECT_FIR/mult_42/U801/Q (oa12s3)	0.16	2.42 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U154/Q (oa12s3)			0.18	9.04 f
DIRECT_FIR/mult_42/U1366/Q (oa12s3)	0.24	2.66 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U220/Q (oa12s3)			0.23	9.26 r
DIRECT_FIR/mult_42/U1363/Q (oa12s3)	0.25	2.91 f	DIRECT_FIR/add_0_root_add_0_root_add_57/U221/Q (oa12s2)			0.19	9.46 f
DIRECT_FIR/mult_42/U1065/Q (oa12s1)	0.30	3.21 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U207/Q (oa12s2)			0.26	9.72 r
DIRECT_FIR/mult_42/U1080/Q (xnr2s2)	0.36	3.58 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U218/Q (iis2)			0.11	9.83 f
DIRECT_FIR/mult_42/product[8] (direct_5tap_fir_DW_mult_tc_6)	0.00	3.58 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U212/Q (nnd2s2)			0.11	9.94 r
DIRECT_FIR/R3/in[8] (round_unit_2)	0.00	3.58 r	DIRECT_FIR/add_0_root_add_0_root_add_57/U201/Q (nnd2s2)			0.08	10.02 f
DIRECT_FIR/R3/add_5/A[1] (round_unit_2_DW01_inc_0)	0.00	3.58 r	DIRECT_FIR/add_0_root_add_0_root_add_57/SUM[21] (direct_5tap_fir_DW01_add_2)			0.00	10.02 f
DIRECT_FIR/R3/add_5/U146/Q (xor2s2)	0.36	3.94 r	DIRECT_FIR/d_out_reg[21]/CLRB (dffcs1)			0.00	10.02 f
DIRECT_FIR/R3/add_5/SUM[3] (round_unit_2_DW01_inc_0)	0.00	3.94 r	DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.02 r
DIRECT_FIR/R3/U39/Q (nnd2s3)	0.32	4.27 r	clock clk (rise edge)			10.40	10.40
DIRECT_FIR/R3/out[3] (round_unit_2)	0.00	4.27 r	clock network delay (ideal)			0.00	10.40
DIRECT_FIR/add_1_root_add_0_root_add_55/B[3] (direct_5tap_fir_DW01_add_6)	0.00	4.27 r	DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
DIRECT_FIR/add_1_root_add_0_root_add_55/U281/Q (or2s2)	0.21	4.48 r	library setup time			-0.50	9.90
DIRECT_FIR/add_1_root_add_0_root_add_55/U328/Q (nnd2s2)	0.14	4.61 f	data required time				9.90
DIRECT_FIR/add_1_root_add_0_root_add_55/U272/Q (xor2s3)	0.37	4.98 r	-----				
DIRECT_FIR/add_1_root_add_0_root_add_55/SUM[3] (direct_5tap_fir_DW01_add_6)	0.00	4.98 r	clock clk (rise edge)			10.40	10.40
DIRECT_FIR/add_0_root_add_0_root_add_55/B[3] (direct_5tap_fir_DW01_add_0)	0.00	4.98 r	clock network delay (ideal)			0.00	10.40
DIRECT_FIR/add_0_root_add_0_root_add_55/U213/Q (hi1s1)	0.20	5.18 f	DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
DIRECT_FIR/add_0_root_add_0_root_add_55/U214/Q (iis1)	0.18	5.36 r	library setup time			-0.50	9.90
DIRECT_FIR/add_0_root_add_0_root_add_55/U217/Q (xor2s2)	0.29	5.65 f	data required time				9.90
DIRECT_FIR/add_0_root_add_0_root_add_55/SUM[3] (direct_5tap_fir_DW01_add_0)	0.00	5.65 f	-----				
DIRECT_FIR/add_0_root_add_0_root_add_57/B[3] (direct_5tap_fir_DW01_add_2)	0.00	5.65 f	clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.40
			DIRECT_FIR/d_out_reg[21]/CLK (dffcs1)			0.00	10.40 r
			library setup time			-0.50	9.90
			data required time				9.90

			clock clk (rise edge)			10.40	10.40
			clock network delay (ideal)			0.00	10.

10.5ns 주기로 합성을 했을 때는 슬랙이 0이 되면서 타이밍 조건을 만족할 수 있게 됐다. 이 회로의 주파수는 약 95.24MHz이다. 리포트를 자세히 보면 예상과 달리 크리티컬 패스가 multiplier, round unit 그리고 가산기 2개이다. 이는 4개의 가산기가 순차적으로 곱셈 결과를 더하는 기존의 구조와 다르게 합성된 것이라고 볼 수 있다. 순차적인 가산기의 구조가 아닌 adder tree와 같은 최적화된 구조로 합성됐을 가능성을 생각해 볼 수 있다.

ii. Area

*****	*****
Report : area	Report : area
Design : direct_fir_synth	Design : direct_fir_synth
Version: Z-2007.03-SP4	Version: Z-2007.03-SP4
Date : Mon May 4 12:08:04 2026	Date : Mon May 4 12:10:30 2026
*****	*****
Library(s) Used:	Library(s) Used:
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Number of ports: 110	Number of ports: 110
Number of nets: 250	Number of nets: 251
Number of cells: 141	Number of cells: 142
Number of references: 4	Number of references: 5
Combinational area: 326708.189087	Combinational area: 328143.129498
Noncombinational area: 27918.943405	Noncombinational area: 28068.240479
Net Interconnect area: undefined (No wire load specified)	Net Interconnect area: undefined (No wire load specified)
Total cell area: 354627.125000	Total cell area: 356211.375000
Total area: undefined	Total area: undefined

[Area Report @ 10.5ns Period vs 10.4ns Period]

클럭 주기가 10.5ns일 때 면적은 약 $354627\mu\text{m}^2$, 10.4ns일 때는 $356211\mu\text{m}^2$ 로 합성이 됐다. CPD를 줄이기 위해 DC가 면적을 늘리며 최적화를 시도한 것을 볼 수 있다.

iii. Power


*****	*****
Report : power	Report : power
-analysis_effort low	-analysis_effort low
Design : direct_fir_synth	Design : direct_fir_synth
Version: Z-2007.03-SP4	Version: Z-2007.03-SP4
Date : Mon May 4 12:08:05 2026	Date : Mon May 4 12:10:31 2026
*****	*****
Library(s) Used:	Library(s) Used:
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Operating Conditions: nom_pvt Library: lec25dsc25_SS	Operating Conditions: nom_pvt Library: lec25dsc25_SS
Wire Load Model Mode: top	Wire Load Model Mode: top
Global Operating Voltage = 2.25	Global Operating Voltage = 2.25
Power-specific unit information :	Power-specific unit information :
Voltage Units = 1V	Voltage Units = 1V
Capacitance Units = 1.000000pf	Capacitance Units = 1.000000pf
Time Units = 1ns	Time Units = 1ns
Dynamic Power Units = 1mW (derived from V,C,T units)	Dynamic Power Units = 1mW (derived from V,C,T units)
Leakage Power Units = 1pW	Leakage Power Units = 1pW
Cell Internal Power = 18.7104 mW (66%)	Cell Internal Power = 18.9403 mW (66%)
Net Switching Power = 9.8445 mW (34%)	Net Switching Power = 9.8120 mW (34%)
Total Dynamic Power = 28.5549 mW (100%)	Total Dynamic Power = 28.7523 mW (100%)
Cell Leakage Power = 4.2328 mW	Cell Leakage Power = 4.7846 mW

[Power Report @ 10.5ns Period vs 10.4ns Period]

10.5ns 주기에서는 28.5549mW, 10.4ns에서는 28.7523mW의 동적 전력이 보고됐다. 클럭


주파수가 커지면서 소모 전력이 많아진 것을 확인할 수 있다.

iv. Schematics




[Critical Path]

위 그림은 합성된 FIR 모듈에서의 크리티컬 패스이다. 1) Coefficient Register에서 시작 하여 2) FIR 모듈로 진입, 3) 곱셈기와 라운드 유닛을 거치고 4) 두 개의 가산기를 거쳐 5) 출력 레지스터까지의 경로가 크리티컬 패스이다. 타이밍 리포트에서 가산기가 4개가 아닌 2개였던 것과 일치하며, 디자인 컴파일러가 가산기를 adder tree와 같은 최적화된 구조로 합성했기 때문이라고 원인을 분석할 수 있다.




[Top Module Schematic]

좌측에는 계수와 입력 레지스터, 우측에는 결과 레지스터가 모여있는 형태이고, 그 사이에 작게 FIR 모듈이 있는 것을 볼 수 있다.




[Round Unit Schematic, Rotated by 90 Degrees]

라운드 유닛은 28비트 곱셈 결과에서 최상위 1비트를 버리고, 하위 5비트를 반올림하는 회로이다. 밑에서 5번째 비트가 0인지 1인지에 따라 나머지 비트들의 결과가 달라지기 때문에 멀티플렉서를 이용한 회로가 합성된 것으로 보인다.



[Multiplier Schematic]



[Adder Schematic]

3. 5-Tap Transpose Direct Form FIR Filter

i. Timing

Startpoint: c0_q_reg[3]			TRANSPPOSED_FIR/mult_42/U1321/Q (nb1s8)	0.36	0.71	r
(rising edge-triggered flip-flop clocked by clk)			TRANSPPOSED_FIR/mult_42/U856/Q (xnr2s2)	0.30	1.01	r
Endpoint: TRANSPPOSED_FIR/d_out_reg[20]			TRANSPPOSED_FIR/mult_42/U1198/Q (oa122s2)	0.32	1.33	f
(rising edge-triggered flip-flop clocked by clk)			TRANSPPOSED_FIR/mult_42/U1100/OUTS (fadd1s3)	0.84	2.17	r
Path Group: clk			TRANSPPOSED_FIR/mult_42/U1099/Q (or2s2)	0.24	2.41	r
Path Type: max			TRANSPPOSED_FIR/mult_42/U1167/Q (aoi21s3)	0.21	2.62	f
			TRANSPPOSED_FIR/mult_42/U969/Q (aoi21s3)	0.25	2.87	r
Point	Incr	Path	TRANSPPOSED_FIR/mult_42/U911/Q (aoi22s3)	0.21	3.08	f
			TRANSPPOSED_FIR/mult_42/U1050/Q (aoi21s3)	0.24	3.30	r
clock clk (rise edge)	0.00	0.00	TRANSPPOSED_FIR/mult_42/U1025/Q (aoi21s3)	0.25	3.57	f
clock network delay (ideal)	0.00	0.00	TRANSPPOSED_FIR/mult_42/U1402/Q (aoi21s3)	0.23	3.80	r
c0_q_reg[3]/CLK (dffs2)	0.00	0.00	TRANSPPOSED_FIR/mult_42/U1410/Q (aoi21s3)	0.24	4.04	f
c0_q_reg[3]/Q (dffs2)	0.00	0.35	TRANSPPOSED_FIR/mult_42/U1338/Q (aoi21s2)	0.27	4.32	r
TRANSPPOSED_FIR/c0[3] (transpose_Stap_fir)	0.00	0.35	TRANSPPOSED_FIR/mult_42/U1815/Q (nb1s2)	0.26	4.58	r
TRANSPPOSED_FIR/mult_42/b[3] (transpose_Stap_fir_DW_mult_tc_0)	0.00	0.35	TRANSPPOSED_FIR/mult_42/U1093/Q (aoi21s3)	0.25	4.83	f
			TRANSPPOSED_FIR/mult_42/U1026/Q (xor2s3)	0.34	5.17	f
			TRANSPPOSED_FIR/mult_42/product[19] (transpose_Stap_fir_DW_mult_tc_0)	0.00	5.17	f
TRANSPPOSED_FIR/mult_42/U1321/Q (nb1s8)	0.36	0.71	TRANSPPOSED_FIR/R0/in[19] (round_unit_0)	0.00	5.17	f
TRANSPPOSED_FIR/mult_42/U856/Q (xnr2s2)	0.30	1.01	TRANSPPOSED_FIR/R0/add_5/A[14] (round_unit_0_DW01_inc_0)	0.00	5.17	f
TRANSPPOSED_FIR/mult_42/U1198/Q (oa122s2)	0.32	1.33				
TRANSPPOSED_FIR/mult_42/U1100/OUTS (fadd1s3)	0.84	2.17	TRANSPPOSED_FIR/R0/add_5/U131/Q (nnd2s2)	0.00	5.17	f
TRANSPPOSED_FIR/mult_42/U1099/Q (or2s2)	0.24	2.41	TRANSPPOSED_FIR/R0/add_5/U137/Q (nor2s2)	0.19	5.51	f
TRANSPPOSED_FIR/mult_42/U1167/Q (aoi21s3)	0.21	2.62	TRANSPPOSED_FIR/R0/add_5/U140/Q (i1s3)	0.10	5.60	r
TRANSPPOSED_FIR/mult_42/U969/Q (aoi21s3)	0.25	2.87	TRANSPPOSED_FIR/R0/add_5/U152/Q (nor2s2)	0.18	5.79	f
TRANSPPOSED_FIR/mult_42/U911/Q (aoi22s3)	0.21	3.08	TRANSPPOSED_FIR/R0/add_5/U151/Q (xnr2s3)	0.27	6.06	r
TRANSPPOSED_FIR/mult_42/U1050/Q (aoi21s3)	0.24	3.32	TRANSPPOSED_FIR/R0/add_5/SUM[18] (round_unit_0_DW01_inc_0)	0.00	6.06	r
TRANSPPOSED_FIR/mult_42/U1402/Q (aoi21s3)	0.23	3.80	TRANSPPOSED_FIR/R0/U48/Q (nnd2s3)	0.09	6.15	f
TRANSPPOSED_FIR/mult_42/U1410/Q (aoi21s3)	0.24	4.04	TRANSPPOSED_FIR/R0/U49/Q (nnd2s3)	0.13	6.28	r
TRANSPPOSED_FIR/mult_42/U1338/Q (aoi21s2)	0.27	4.32	TRANSPPOSED_FIR/R0/out[18] (round_unit_0)	0.00	6.28	r
TRANSPPOSED_FIR/mult_42/U1815/Q (nb1s2)	0.26	4.58	TRANSPPOSED_FIR/add_60/B[18] (transpose_Stap_fir_DW01_add_1)	0.00	6.28	r
TRANSPPOSED_FIR/mult_42/U1093/Q (aoi21s3)	0.25	4.83	TRANSPPOSED_FIR/add_60/U298/Q (nor2s1)	0.16	6.44	f
TRANSPPOSED_FIR/mult_42/U1026/Q (xor2s3)	0.34	5.17	TRANSPPOSED_FIR/add_60/U398/Q (aoi21s3)	0.22	6.67	f
TRANSPPOSED_FIR/mult_42/product[19] (transpose_Stap_fir_DW_mult_tc_0)	0.00	5.17	TRANSPPOSED_FIR/add_60/U210/Q (aoi21s3)	0.26	7.13	f
			TRANSPPOSED_FIR/add_60/U222/Q (aoi21s2)	0.26	7.39	f
			TRANSPPOSED_FIR/add_60/SUM[20] (xnr2s2)	0.26	7.65	f
			TRANSPPOSED_FIR/add_60/SUM[18] (transpose_Stap_fir_DW01_add_1)	0.00	7.65	f
TRANSPPOSED_FIR/R0/in[19] (round_unit_0)	0.00	5.17				
TRANSPPOSED_FIR/R0/add_5/A[14] (round_unit_0_DW01_inc_0)	0.00	5.17	TRANSPPOSED_FIR/d_out_reg[20]/CLRB (dffcs1)	0.00	7.65	f
			data arrival time		7.65	
TRANSPPOSED_FIR/R0/add_5/U131/Q (nnd2s2)	0.14	5.31				
TRANSPPOSED_FIR/R0/add_5/U137/Q (nor2s2)	0.19	5.51				
TRANSPPOSED_FIR/R0/add_5/U140/Q (i1s3)	0.10	5.60				
TRANSPPOSED_FIR/R0/add_5/U152/Q (nor2s2)	0.18	5.79	clock clk (rise edge)	7.90	7.90	
TRANSPPOSED_FIR/R0/add_5/U151/Q (xnr2s3)	0.27	6.06	clock network delay (ideal)	0.00	7.90	
TRANSPPOSED_FIR/R0/add_5/SUM[18] (round_unit_0_DW01_inc_0)	0.00	6.06	TRANSPPOSED_FIR/d_out_reg[20]/CLK (dffcs1)	0.00	7.90	
			library setup time	-0.51	7.39	
TRANSPPOSED_FIR/R0/U48/Q (nnd2s3)	0.09	6.15	data required time		7.39	
TRANSPPOSED_FIR/R0/U49/Q (nnd2s3)	0.13	6.28	data required time		7.39	
TRANSPPOSED_FIR/R0/out[18] (round_unit_0)	0.00	6.28	data arrival time		-7.65	
TRANSPPOSED_FIR/add_60/B[18] (transpose_Stap_fir_DW01_add_1)	0.00	6.28	slack (VIOLATED)		-0.26	

로 볼 수 있다.

ii. Area

***** Report : area Design : transpose_fir_synth Version: Z-2007.03-SP4 Date : Mon May 4 12:45:29 2026 *****	***** Report : area Design : transpose_fir_synth Version: Z-2007.03-SP4 Date : Mon May 4 12:47:54 2026 *****
Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Number of ports: 110 Number of nets: 250 Number of cells: 141 Number of references: 4	Number of ports: 110 Number of nets: 250 Number of cells: 141 Number of references: 4
Combinational area: 351201.555763 Noncombinational area: 34123.152527 Net Interconnect area: undefined (No wire load specified)	Combinational area: 371398.418598 Noncombinational area: 34040.207504 Net Interconnect area: undefined (No wire load specified)
Total cell area: 385324.718750 Total area: undefined	Total cell area: 405438.625000 Total area: undefined

[Area Report @ 8.0ns Period vs 7.9ns Period]

클럭 주기가 8.0ns일 때 면적은 약 $385324\mu\text{m}^2$, 7.9ns일 때는 $405438\mu\text{m}^2$ 로 합성이 됐다. CPD를 줄이기 위해 DC가 면적을 늘리며 최적화를 시도한 것을 볼 수 있다.


iii. Power

***** Report : power -analysis_effort low Design : transpose_fir_synth Version: Z-2007.03-SP4 Date : Mon May 4 12:45:31 2026 *****	***** Report : power -analysis_effort low Design : transpose_fir_synth Version: Z-2007.03-SP4 Date : Mon May 4 12:47:56 2026 *****
Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top	Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top
Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW	Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW
Cell Internal Power = 28.2890 mW (65%) Net Switching Power = 14.9259 mW (35%) ----- Total Dynamic Power = 43.2149 mW (100%) Cell Leakage Power = 3.6083 mW	Cell Internal Power = 28.5280 mW (65%) Net Switching Power = 15.2616 mW (35%) ----- Total Dynamic Power = 43.7896 mW (100%) Cell Leakage Power = 3.1018 mW


[Power Report @ 8.0ns Period vs 7.9ns Period]


8.0ns 주기에서는 43.2149mW, 7.9ns에서는 43.7896mW의 동적 전력이 보고됐다. 클럭 주파수가 커지면서 소모 전력이 많아진 것을 확인할 수 있다.

iv. Schematics



[Top Module Schematic, Rotated by 90 Degrees]





[Critical Path of the FIR Filter Module]

위 그림은 크리티컬 패스를 확대한 것으로, 1) 곱셈기와 라운드 유닛, 2) 가산기, 3) 출력 레지스터가 크리티컬 패스를 구성하는 것을 볼 수 있다. 타이밍 리포트와 동일한 크리티컬 패스이며, 합성 전에 예상했던 크리티컬 패스와 같다.

4. Discussion

i. PPA Comparison

	Direct Form	Transposed
Clock	10.5ns (95.24MHz)	8.0ns (125MHz)
Area	354627 μm^2	385324 μm^2
Power	28.5549	43.2149mW

동작 속도 측면에서는 Transposed Form이 Direct Form보다 31% 빠른 성능을 보여주고 있다. Direct Form의 경우 입력 데이터가 Delay Line을 타고 이동한 뒤 모든 탭의 곱셈 결과가 하나의 거대한 Adder Tree(또는 Chain)를 통과해야 한다. 예상과는 달리 4개의 adder chain가 아닌 2개의 adder이 크리티컬 패스에 놓여있었지만, 가산기 하나만 통과하면 되는 Transposed에 비해 크리티컬 패스가 길고 작동 주파수가 낮은 것은 자명하다.

면적은 Transposed Form이 Direct Form보다 약 8.6% 더 크게 나왔다. 이는 두 구조 간 FF 사용량 차이와 가산기 합성 결과의 차이에 의한 것으로 보인다. Direct Form은 최종결과를 저장하는 24비트 레지스터를 제외하고 나머지 레지스터는 입력을 저장하는 14비트

레지스터인 반면, transposed form은 14비트 레지스터 대신 가산기 사이에 23, 24비트 레지스터가 삽입되기 때문에 면적이 증가했을 것이다. 또한 CPD를 분석하면서 가산기 구현에도 차이가 있었을 것이라고 추론했는데, 이것 역시 면적의 차이에 영향을 미쳤을 수 있다.

전력 소모량은 동작 속도나 면적 차이와 비교하면 훨씬 큰 차이를 보인다. Transposed form이 direct form보다 1.5배 정도 많은 전력을 소모한다. 클럭 속도가 31% 증가했기 때문에 단위 시간당 스위칭이 더 자주 일어나 소모 전력이 커졌고, 사용된 레지스터의 비트폭이 넓어졌기 때문에 더 많은 FF를 drive하기 위해서 전력을 더 많이 소비하게 된 것으로 분석할 수 있다.

결론적으로 transposed form은 속도를 얻는 대신, 면적과 전력을 더 많이 소비하는 구조인 것을 알 수 있었다. FIR 필터는 DSP에 내장되어 있거나 DSP 내의 MAC을 통해서 구현되는데, timing critical한 도메인이 아니거나, 모바일 디바이스에 탑재되는 DSP를 설계할 경우, 전력 소모량을 고려하여 적절한 FIR 구조를 설계하는 것이 중요하다는 것을 보여준다.

ii. Rounding Unit

이번 실험에서는 coefficient가 상수로 정해져 있다는 사실을 이용해 round unit을 통해 비트수를 줄일 수 있었다. 입력이 어쨌든 출력의 정수부분이 2비트를 초과하지 않기 때문에 곱셈결과의 최상위 비트를 버릴 수 있었다. 모든 계수들이 일정 범위 내에 있기 때문에 최종 덧셈 결과가 24비트로 표현할 수 있었다.

iii. FIR Filter Characteristics

M-tap FIR 필터의 n번째 출력은 아래의 공식을 따른다. 즉, 5-tap FIR filter에서 $y[0] \sim y[3]$ 까지의 값은 존재하지 않는 과거의 입력신호를 이용한 결과이므로 유효하지 않은 값이다. 실제로 유효한 출력은 $y[4] \sim y[255]$ 까지이므로 테스트벤치에서 확인하는 결과는 252개이다. 입력 벡터는 256개이지만 출력 결과는 4개 적은 것이다.

$$y(n) = \sum_{k=0}^{M-1} h(k) x(n-k)$$

또, 현재의 FIR 필터에서 입력을 받고 결과가 출력되기 위해서는 5사이클을 기다려야 한다. 여기에 동기식 메모리 읽기 때문에 FIR 필터에 메모리의 데이터가 입력되기까지 1사이클이 걸리고, 다시 메모리에 쓰기 위해서 1사이클이 걸리기 때문에 처음으로 읽기

주소가 인가된 후 메모리에 출력을 쓰기까지 7사이클이 걸리게 된다. 이 사실을 이용해 쓰기주소는 읽기주소보다 7 작다는 것을 도출할 수 있다.