


VLSI Practice 09 Report

2022171005 권민찬

1. Folded FIR Architecture

i. Exploiting Multiple Clocks

Folded FIR Filter의 구조는 여러 개의 곱셈기와 가산기를 써왔던 기존의 구조와는 달리, 하나의 곱셈기와 가산기를 여러 사이클에 걸쳐 이용하면서 면적을 줄인 구조이다. 두 개의 서로 다른 주기를 가진 클럭을 사용하여, 빠른 클럭은 반복되는 곱셈 및 누적 연산에 연결되고, 느린 클럭은 하나의 출력값이 완성됐을 때 새로운 입력을 인가하고, 출력을 메모리에 저장하는 기능을 수행한다. 이런 구조를 가진 회로는 아래의 그림과 같다.



7주차에 설계했던 5-tap FIR 필터보다 곱셈기와 가산기가 4개씩 적기 때문에 이론적으로는 면적이 20%가 될 것이라고 기대할 수 있다. 하지만 입력되는 X 를 지연시키기 위해 필요한 8개의 14비트 레지스터와, 입력과 계수를 선택하는 8-to-1 MUX가 추가됐기 때문에 실질적인 면적 감소율은 훨씬 적을 것이다.

ii. Control Signals

7주차 과제에서 사용했던 mem_control 모듈은 읽기와 쓰기 메모리의 주소, 메모리의 제어신호를 인가해주는 제어 모듈이었다. 이번 과제에서는 빠른 클럭 도메인에서 입력과


계수를 선택하는 MUX를 제어하고, 누적값 초기화 MUX, 출력 MUX를 제어하는 신호까지 인가해주는 새로운 fir_control 모듈을 추가로 만들었다. 기존의 mem_control 모듈은 느린 클럭에 의해 작동되고, fir_control 모듈은 빠른 클럭에 의해 작동된다. 이 두 컨트롤 모듈은 동기화되어야 한다. 즉, 빠른 클럭에 의해 제어되는 rstn이 asynchronous하게 인가됐을 때 fir_control이 mem_control보다 빠르게 제어신호를 출력하면 안되기 때문에, 두 제어 유닛 사이에 start_flag라는 동기화 신호를 주고받게 만들었다. Mem_control에서 rstn이 1이 된 것을 감지하면 start_flag가 커지는데, fir_control에서도 start_flag가 1이 된 후부터 카운터 증가를 시작한다.

아래의 표는 새로 추가된 4개의 제어 신호에 어떤 값이 인가되는지를 나타낸 표이다.

MUX_X	입력 믹스 제어 신호	1 if counter==1'b1 else 0
MUX_COEF	계수 믹스 제어 신호	1 if counter==1'b1 else 0
MUX_ACC	누적값 초기화 제어 신호	counter[2:0]
MUX_OUT	출력값 제어 신호	counter[2:0]

Counter는 fir_control에서 사용하는 3비트 카운터이다. 8-tap이기 때문에 8번의 MAC 연산을 반복하면 돼서 3비트로 설계했다.

2. Functional Verification



테스트벤치 실행이 완료된 후의 파형에서 err=0이 찍히고 있어 설계한 FIR 필터가 정상 기능을 수행하는 것을 볼 수 있다. Fir_control 모듈의 믹스 제어 신호도 clk_slow에 동기화되어 출력되는 것을 확인할 수 있다.

3. Synthesis Results

i. Timing

Point	Incr	Path
clock clk_fast (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
FOLDED_FIR/X_n_reg[1]/CLK (dffcs2)	0.00	0.00 r
FOLDED_FIR/X_n_reg[1]/QN (dffcs2)	0.25	0.25 f
FOLDED_FIR/X_n_reg[1]/Q (dffcs2)	0.13	0.38 r
FOLDED_FIR/mult_52/b[1] (folded_8tap_fir_DW_mult_tc_0)	0.00	0.38 r
FOLDED_FIR/mult_52/U1070/Q (nb1s5)	0.22	0.60 r
FOLDED_FIR/mult_52/U1165/Q (xnr2s3)	0.42	1.02 f
FOLDED_FIR/mult_52/U516/Q (oai22s2)	0.31	1.34 r
FOLDED_FIR/mult_52/U751/Q (nb1s4)	0.27	1.60 r
FOLDED_FIR/mult_52/U980/Q (xor3s2)	0.59	2.20 r
FOLDED_FIR/mult_52/U979/Q (xor2s3)	0.32	2.51 r
FOLDED_FIR/mult_52/U1036/Q (or2s3)	0.20	2.72 r
FOLDED_FIR/mult_52/U1166/Q (aoi21s3)	0.22	2.94 f
FOLDED_FIR/mult_52/U791/Q (aoi21s3)	0.22	3.16 r
FOLDED_FIR/mult_52/U1294/Q (aoi21s3)	0.23	3.39 f
FOLDED_FIR/mult_52/U1480/Q (aoi21s3)	0.23	3.62 r
FOLDED_FIR/mult_52/U1482/Q (aoi21s3)	0.24	3.86 f
FOLDED_FIR/mult_52/U967/Q (i1s3)	0.18	4.04 r
FOLDED_FIR/mult_52/U1184/Q (nnd2s3)	0.14	4.18 f
FOLDED_FIR/mult_52/U1050/Q (nnd2s2)	0.15	4.34 r
FOLDED_FIR/mult_52/U1484/Q (aoi21s3)	0.22	4.56 f
FOLDED_FIR/mult_52/U1209/Q (xor2s2)	0.42	4.98 r
FOLDED_FIR/mult_52/product[17] (folded_8tap_fir_DW_mult_tc_0)	0.00	4.98 r
FOLDED_FIR/R0/in[17] (round_unit)	0.00	4.98 r
FOLDED_FIR/R0/add_5/A[12] (round_unit_DW01_inc_0)	0.00	4.98 r
FOLDED_FIR/R0/add_5/U58/Q (nnd2s3)	0.12	5.10 f
FOLDED_FIR/R0/add_5/U163/Q (nor2s2)	0.13	5.23 r
FOLDED_FIR/R0/add_5/U165/Q (nnd2s3)	0.15	5.38 f
FOLDED_FIR/R0/add_5/U201/Q (nor2s2)	0.14	5.52 r
FOLDED_FIR/R0/add_5/U157/Q (xnr2s3)	0.31	5.83 f
FOLDED_FIR/R0/add_5/SUM[14] (round_unit_DW01_inc_0)	0.00	5.83 f
FOLDED_FIR/R0/U64/Q (mx21s3)	0.30	6.13 f
FOLDED_FIR/R0/out[14] (round_unit)	0.00	6.13 f
FOLDED_FIR/add_36/A[14] (folded_8tap_fir_DW01_add_1)	0.00	6.13 f
FOLDED_FIR/add_36/U255/Q (nnd2s3)	0.09	6.22 r
FOLDED_FIR/add_36/U427/Q (aoi21s3)	0.23	6.45 f
FOLDED_FIR/add_36/U409/Q (aoi21s3)	0.25	6.70 r
FOLDED_FIR/add_36/U414/Q (aoi21s3)	0.29	6.99 f
FOLDED_FIR/add_36/U225/Q (aoi21s2)	0.25	7.24 r
FOLDED_FIR/add_36/U293/Q (xnr2s2)	0.33	7.57 f
FOLDED_FIR/add_36/SUM[21] (folded_8tap_fir_DW01_add_1)	0.00	7.57 f
FOLDED_FIR/acc_reg[21]/CLRB (dffcs1)	0.00	7.57 f
data arrival time		7.57
clock clk_fast (rise edge)	8.00	8.00
clock network delay (ideal)	0.00	8.00
FOLDED_FIR/acc_reg[21]/CLK (dffcs1)	0.00	8.00 r
library setup time	-0.51	7.49
data required time		7.49
data required time		7.49
data arrival time		-7.57
slack (VIOLATED)		-0.08

Startpoint: X_delay/X_n1_reg[0]
(rising edge-triggered flip-flop clocked by clk_slow)

Endpoint: X_delay/X_n2_reg[0]
(rising edge-triggered flip-flop clocked by clk_slow)

Path Group: clk_slow

Path Type: max

Point	Incr	Path
clock clk_slow (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
X_delay/X_n1_reg[0]/CLK (dffcs1)	0.00	0.00 r
X_delay/X_n1_reg[0]/QN (dffcs1)	0.24	0.24 r
X_delay/X_n1_reg[0]/Q (dffcs1)	0.12	0.36 f
X_delay/X_n2_reg[0]/CLRB (dffcs1)	0.00	0.36 f
data arrival time		0.36
clock clk_slow (rise edge)	64.00	64.00
clock network delay (ideal)	0.00	64.00
X_delay/X_n2_reg[0]/CLK (dffcs1)	0.00	64.00 r
library setup time	-0.50	63.50
data required time		63.50
data required time		63.50
data arrival time		-0.36
slack (MET)		63.14

[Timing Report @ 8.0ns Period]

클럭 주기를 8.0ns로 합성했을 때는 음수 슬랙으로 타이밍 조건을 만족하지 못한다.

clock clk_fast (rise edge)	0.00	0.00	
clock network delay (ideal)	0.00	0.00	
FOLDED_FIR/X_n_reg[5]/CLK (dffcs2)	0.00	0.00	r
FOLDED_FIR/X_n_reg[5]/QN (dffcs2)	0.25	0.25	f
FOLDED_FIR/X_n_reg[5]/Q (dffcs2)	0.12	0.37	r
FOLDED_FIR/mult_52/b[5] (folded_8tap_fir_DW_mult_tc_0)			
FOLDED_FIR/mult_52/U629/Q (nb1s4)	0.00	0.37	r
FOLDED_FIR/mult_52/U830/Q (1is3)	0.26	0.63	r
FOLDED_FIR/mult_52/U831/Q (1is3)	0.13	0.76	f
FOLDED_FIR/mult_52/U676/Q (1is3)	0.13	0.89	r
FOLDED_FIR/mult_52/U673/Q (1b1s2)	0.07	0.97	f
FOLDED_FIR/mult_52/U674/Q (nnd2s2)	0.11	1.08	r
FOLDED_FIR/mult_52/U1220/Q (oa12s2)	0.11	1.18	f
FOLDED_FIR/mult_52/U874/Q (xor2s1)	0.34	1.53	r
FOLDED_FIR/mult_52/U875/Q (xor2s2)	0.53	2.06	r
FOLDED_FIR/mult_52/U864/Q (xor3s3)	0.41	2.47	r
FOLDED_FIR/mult_52/U1053/Q (xnr3s2)	0.59	3.05	r
FOLDED_FIR/mult_52/U694/Q (1is6)	0.37	3.43	f
FOLDED_FIR/mult_52/U1073/Q (nor2s3)	0.08	3.51	r
FOLDED_FIR/mult_52/U1259/Q (oa12s3)	0.14	3.65	f
FOLDED_FIR/mult_52/U1147/Q (1is3)	0.22	3.87	r
FOLDED_FIR/mult_52/U641/Q (and2s2)	0.10	3.97	f
FOLDED_FIR/mult_52/U1185/Q (nnd2s3)	0.25	4.22	f
FOLDED_FIR/mult_52/U889/Q (ao12s2)	0.14	4.37	r
FOLDED_FIR/mult_52/U1515/Q (xor2s2)	0.26	4.62	f
FOLDED_FIR/mult_52/product[21] (folded_8tap_fir_DW_mult_tc_0)	0.34	4.97	f
FOLDED_FIR/R0/in[21] (round_unit)		4.97	f
FOLDED_FIR/R0/add_5/A[16] (round_unit_DW01_inc_0)	0.00	4.97	f
FOLDED_FIR/R0/add_5/U35/Q (nnd2s3)	0.14	5.11	r
FOLDED_FIR/R0/add_5/U34/Q (nor2s3)	0.21	5.32	f
FOLDED_FIR/R0/add_5/U202/Q (nnd2s1)	0.17	5.48	r
FOLDED_FIR/R0/add_5/U140/Q (nor2s1)	0.17	5.65	f
FOLDED_FIR/R0/add_5/U200/Q (xnr2s2)	0.31	5.96	r
FOLDED_FIR/R0/add_5/SUM[18] (round_unit_DW01_inc_0)	0.00	5.96	r
FOLDED_FIR/R0/U23/Q (mx21s3)	0.37	6.33	r
FOLDED_FIR/R0/out[18] (round_unit)	0.00	6.33	r
FOLDED_FIR/add_36/A[18] (folded_8tap_fir_DW01_add_1)			
FOLDED_FIR/add_36/U70/Q (nnd2s3)	0.00	6.33	r
FOLDED_FIR/add_36/U315/Q (oa12s3)	0.10	6.43	f
FOLDED_FIR/add_36/U318/Q (ao12s3)	0.21	6.64	r
FOLDED_FIR/add_36/U288/Q (oa12s2)	0.27	6.91	f
FOLDED_FIR/add_36/U227/Q (ao12s2)	0.23	7.14	r
FOLDED_FIR/add_36/U308/Q (xnr2s2)	0.19	7.34	f
FOLDED_FIR/add_36/SUM[24] (folded_8tap_fir_DW01_add_1)	0.29	7.62	r
FOLDED_FIR/acc_reg[24]/CLRb (dffcs2)	0.00	7.62	r
data arrival time	0.00	7.62	r
clock clk_fast (rise edge)	8.10	8.10	
clock network delay (ideal)	0.00	8.10	
FOLDED_FIR/acc_reg[24]/CLK (dffcs2)	0.00	8.10	r
library setup time	-0.48	7.62	r
data required time		7.62	r
data required time		7.62	r
data arrival time		-7.62	r
slack (MET)	0.00		

Startpoint: X_delay/X_n1_reg[0]		
(rising edge-triggered flip-flop clocked by clk_slow)		
Endpoint: X_delay/X_n2_reg[0]		
(rising edge-triggered flip-flop clocked by clk_slow)		
Path Group: clk_slow		
Path Type: max		
Point	Incr	Path
clock clk_slow (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00
X_delay/X_n1_reg[0]/CLK (dffcs1)	0.00	0.00
X_delay/X_n1_reg[0]/QN (dffcs1)	0.24	0.24
X_delay/X_n1_reg[0]/Q (dffcs1)	0.12	0.36
X_delay/X_n2_reg[0]/CLRb (dffcs1)	0.00	0.36
data arrival time		0.36
clock clk_slow (rise edge)	64.80	64.80
clock network delay (ideal)	0.00	64.80
X_delay/X_n2_reg[0]/CLK (dffcs1)	0.00	64.80
library setup time	-0.50	64.30
data required time		64.30
data required time		64.30
data arrival time		-0.36
slack (MET)		63.94

[Timing Report @ 8.1ns Period]

8.1ns 주기로 합성을 했을 때는 슬랙이 0이 되면서 타이밍 조건을 만족할 수 있게 됐다. 빠른 클럭의 주파수는 약 123.5MHz이고, 느린 클럭의 주파수는 약 15.4MHz이다. 15.4MHz의 주파수로 새로운 FIR 필터의 출력이 생성되는 회로이다. 느린 클럭은 입력을 지연시키는 레지스터들을 drive하고, 이 레지스터들 사이에 조합논리가 없기 때문에 slack이 매우 높다. 타이밍 리포트를 봐도 clk-to-q delay와 setup time에 의해 크리티컬 패스가 결정된 것을 볼 수 있다.

ii. Area

Report : area	Report : area
Design : folded_8tap_fir_synth	Design : folded_8tap_fir_synth
Version : Z-2007.03-5P4	Version : Z-2007.03-5P4
Date : Sun May 17 12:31:08 2026	Date : Sun May 17 12:29:16 2026
Library(s) Used:	Library(s) Used:
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Number of ports: 161	Number of ports: 161
Number of nets: 399	Number of nets: 399
Number of cells: 226	Number of cells: 226
Number of references: 4	Number of references: 4
Combinational area: 101017.512196	Combinational area: 101681.062202
Noncombinational area: 50280.712418	Noncombinational area: 50164.589386
Net Interconnect area: undefined (No wire load specified)	Net Interconnect area: undefined (No wire load specified)
Total cell area: 151298.218750	Total cell area: 151845.656250
Total area: undefined	Total area: undefined

[Area Report @ 8.0ns Period vs 8.1ns Period]

좌측의 사진은 8.0ns 주기의 클럭으로 합성했을 때의 면적이고 우측의 사진은 8.1ns 주기의 클럭으로 합성했을 때의 면적이다.


iii. Power

<pre> ***** Report : power -analysis_effort low Design : folded_8tap_fir_synth Version: Z-2007.03-SP4 Date : Sun May 17 12:31:09 2026 ***** Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db) Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW Cell Internal Power = 4.8444 mW (75%) Net Switching Power = 1.6162 mW (25%) ----- Total Dynamic Power = 6.4606 mW (100%) Cell Leakage Power = 991.0602 uW </pre>	<pre> ***** Report : power -analysis_effort low Design : folded_8tap_fir_synth Version: Z-2007.03-SP4 Date : Sun May 17 12:29:17 2026 ***** Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db) Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW Cell Internal Power = 4.7743 mW (75%) Net Switching Power = 1.6013 mW (25%) ----- Total Dynamic Power = 6.3756 mW (100%) Cell Leakage Power = 268.8875 uW </pre>
--	--

[Power Report @ 8.0ns Period vs 8.1ns Period]


8.0ns 주기에서는 6.4606mW, 8.1ns에서는 6.3756mW의 동적 전력이 보고됐다.

iv. Schematics




[Top Module Rotated by 90 Degrees]

위 사진은 탑모듈의 합성 후 스키매틱이다. FIR 필터의 입력은 delay_line 모듈에 레지스터로 저장되고, 출력은 folded_8tap_fir 모듈에 레지스터가 있기 때문에 계수 레지스터를 추가해서 합성을 진행했고, 위 사진에서 보이는 일렬로 나열된 레지스터들이 계수 레지스터이다. 중앙 윗부분에 있는 작은 모듈이 folded fir filter 모듈이다.



[Folded 8-tap FIR Filter Module, Rotated by 90 Degrees]


FIR 필터 모듈은 위의 스키매틱처럼 합성이 됐다. 크리티컬 패스를 표시했을 때 타이밍 리포트와 다르게 출력 레지스터에서 출력 포트로 이어지는 경로가 나타났다. 곱셈기와 가산기 연산보다 이 경로의 지연이 큰 것은 현실적으로 불가능하기에 DC 오류인 것으로 보인다.




[Delay Line, Rotated by 90 Degrees]

딜레이 라인 모듈을 확대한 것이다. 여기서도 예상과 달리 레지스터에서 시작해 레지스터에서 끝나는 경로가 크리티컬 패스가 아닌, 입출력 포트 사이 조합회로만 있는 경로가 크리티컬 패스로 표시됐다. 이는 입출력 포트에 FF가 있을 경우를 가정하고 표시된 크리

티컬 패스일 것이다. 실제로 레지스터와 레지스터 사이에는 조합회로가 없기 때문에 입출력 포트에 FF가 있다고 가정하면 스키매틱에 표시된 맥스 제어 신호의 경로가 가장 긴 경로일 것이다.



[Multiplier]



[Post-round Adder]

위의 두 사진은 각각 round unit 이전에 있는 가산기 블록과 round unit 적용 후 레지스터 사이에 있는 가산기 블록의 합성 결과이다.

4. Discussion

i. Critical Path Analysis

타이밍 리포트를 보면 느린 클럭 도메인의 크리티컬 패스는 딜레이 라인에서 레지스터와 레지스터 사이의 경로이고, 이 경로에는 조합회로가 없어 오직 clk-to-q delay와 setup time만으로 CPD가 결정되는 것을 볼 수 있었다. 한편, 빠른 클럭의 경우 타이밍 리포트를 보면 곱셈기와 라운드 유닛, 그리고 가산기까지 통과하여 값을 누적하는 레지스터까지 이어지는 경로가 크리티컬 패스인 것을 볼 수 있다. 이는 예상했던 바와 동일하고, transposed form과 크리티컬 패스가 동일하다.

ii. PPA Comparison

	Direct Form	Transposed	Folded
Clock	10.5ns	8.0ns	8.1ns
Area	354627 μm^2	385324 μm^2	151845 μm^2
Power	28.5549mW	43.2149mW	6.3756mW

7주차에 설계한 direct form과 transposed FIR 필터와 합성 결과를 비교해봤다.

동작 속도 측면에서는 folded와 transposed가 거의 같은 클럭 주기를 갖는다. 이것은 두 구조 모두 곱셈기-라운드 유닛-가산기로 이어지는 크리티컬 패스를 갖기 때문이다. 크리티컬 패스에 놓인 모듈이 같으니 같은 클럭이 나오는 것은 충분히 예상할 수 있는 결과다. 하지만 transposed의 경우 매 클럭 사이클마다 새로운 결과가 출력되는 반면, folded 구조는 클럭 사이클 * 탭수 (=느린 클럭의 주기)만큼의 시간이 지나야 새로운 결과가 출력된다. 따라서 실질적으로는 연산에 수행되는 시간이 8배 늘어난 형태이다.

Folded 구조를 설계하면서 이론적으로 80%의 면적 감소율을 예상할 수 있지만, 추가된 레지스터와 멀티플렉서로 인해 실질 감소율은 그보다 적을 것이라고 추론했다. Folded는 direct form에 비해서 약 57.2%의 면적 감소율을 보였고, transposed에 비해서는 약 60.6%의 감소율을 보였다. 이론적 최대치인 80%에는 미치지 못했지만, 5-tap에서 8-tap으로 탭수가 늘어나고, 각종 레지스터, 맥스, 컨트롤 유닛이 추가된 것을 고려하면 유의미하게 면적이 감소했다고 할 수 있다.

전력 소모량은 가장 극단적인 차이를 보였다. Direct form과 비교했을 때는 약 77.7%의

감소율을 보였고, transposed와 비교했을 때는 약 85.3% 감소율을 보였다. 엄청나게 효율적으로 감소한 것처럼 보이지만 이 원인을 생각해보면 기존에는 10.5ns 혹은 8ns마다 출력되던 결과가 이제는 64.8ns (=8.1ns * 8)마다 출력되기 때문이다. 단위 시간당 연산 수가 줄었기 때문에 전력이 감소한 것으로 보인다. 여기서도 새로 생긴 레지스터와 멀티플렉서, 컨트롤 유닛 때문에 이론적인 최대 감소치까지 감소하지는 못한 것으로 보인다.

결론적으로 같은 출력을 만들어내는데 드는 시간은 그 탭수만큼 증가하지만, 면적과 전력을 큰 폭으로 절감할 수 있었다. 특히 수업시간에 다룬 경우처럼 타이밍이 촉박하지 않고 저전력/소형 칩이 필요한 edge device 같은 도메인에서 필터를 적용하기 위해서는 이런 folded 구조가 효율적일 것이다. 이번에도 클럭, 면적, 파워가 의미하는 바가 무엇인지 정확히 이해하고, 그 tradeoff를 생각하면서 설계해야 한다는 것을 알게 해주었다.

iii. FIR Filter Characteristics

M-tap FIR 필터의 n번째 출력은 아래의 공식을 따른다.

$$y(n) = \sum_{k=0}^{M-1} h(k) x(n-k)$$

이번 설계에서는 지난번 설계들과 다르게 8-tap FIR filter를 구현했기 때문에 y[0]~y[6]까지의 값이 존재하지 않는 과거의 입력신호를 이용한 결과이고, 따라서 유효하지 않은 값이다. 실제로 유효한 출력은 y[7]~y[255]까지이므로 테스트벤치에서 확인하는 결과는 249개이다.

또한 동기식 메모리를 사용하기 때문에 읽기 주소가 인가되고 나서, 모든 곱셈과 누적 연산이 완료되고 유효한 값이 다시 그 주소에 쓰이기까지는 3사이클이 걸리게 된다. 그리고 가장 최초에 딜레이 라인을 입력값으로 채우기 위해서는 7사이클이 추가로 걸리게 된다. 그래서 wADDR = addr_counter[7:0] - 8'd10을 통해서 쓰기 주소를 제어하여 처음에 유효하지 않은 결과가 메모리에 쓰이는 것을 방지했다.