


VLSI Practice 10 Report


2022171005 권민찬

1. Pipelined FFT Architecture


i. Architecture




위 그림은 butterfly unit의 구조를 나타낸 것이다. 32비트 복소수 입력 두 개를 받아서, 실수부인 상위 16비트끼리 덧셈과 뺄셈을 하고, 허수부인 하위 16비트끼리 덧셈과 뺄셈을 해서 두 복소수 간의 합과 차를 모두 구하는 모듈이다. 여기서 나온 결과에서 하위 1비트를 버리고 실수부와 허수부를 합쳐 32비트 결과를 출력한다.



위 그림은 복소수 간의 곱을 구하는 complex multiplier의 구조를 나타낸 것이다. $(a+bi) \cdot (c+di) = (ac-bd) + (bc+ad)i$ 를 계산한다. 16비트 실수부와 허수부끼리 곱셈을 하면 32비트가 되고, 다시 합과 차를 구하면 33비트가 되는데, 이 결과를 16비트로 truncate한 뒤 32비트 결과를 출력한다.



위 그림은 FFT를 수행하기 위한 데이터 흐름을 나타낸 그림이다. 그림에서 볼 수 있듯이 $x[0]$ 은 $x[4]$ 와, $x[1]$ 은 $x[5]$ 와 연산을 해주는 규칙이 있기 때문에, 입력이 들어와서 4사이클 동안 지연되도록 shift register을 만들어주었다.



위 그림은 FFT의 데이터 흐름을 실현하기 위한 실제 회로도이다. 각 파이프라인 단계별로 지연을 위한 shift register가 있고, butterfly unit과 complex multiplier가 존재한다. 위 그림에는 안 나와있지만 각 파이프라인 단계의 input buffer는 복소수 곱셈기의 결과를 받을 수도 있고, 아닐 수도 butterfly unit의 결과를 직접 받을 수도 있기 때문에 이를 위해 곱셈기 뒤에 bypass multiplexer를 만들었다.

ii. Control Signals


CYCLE	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
TF_MUX_1									W0_8	W1_8	W2_8	W3_8					W0_8	W1_8
TF_MUX_2										W0_4	W1_4							W0_4
BU_MUX_1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0
BU_MUX_2						0	0	1	1	0	0	1	1	0	0	1	1	0
BU_MUX_3									0	1	0	1	0	1	0	1	0	1

이번 과제에서는 메모리에 읽거나 쓰기를 할 필요가 없어 제어 유닛은 멀티플렉서 신호만 출력하면 됐다. 타이밍 다이어그램을 그려서 클럭 사이클을 추적해본 결과, 강의자료와는 달리 butterfly unit의 멀티플렉서 신호가 하나씩 앞당겨졌다. TF_MUX 신호에서 명시되지 않은 부분은 don't care term이기 때문에 불 대수를 이용해서 제어 신호 논리를

최적화할 수 있었다. 8사이클동안 규칙적으로 제어신호가 반복되기 때문에 필요한 카운터 비트수는 3비트이다.


2. Functional Verification

i. Butterfly Unit




Butterfly Unit의 테스트벤치 파형이다. 1024번의 반복 끝에 err가 0으로 정상 작동한다.

ii. Complex Multiplier



Complex Multiplier의 테스트벤치 파형이다. 1024번의 반복 끝에 err가 0으로 정상 작동한다.

iii. FFT



FFT 탑모듈의 테스트벤치 파형이다. err=0으로 FFT모듈이 정상 작동한다.

3. Synthesis Results

i. Timing

Startpoint: S2_BUF_reg[3] (rising edge-triggered flip-flop clocked by clk)				CM S2/mult_14_2/U1236/Q (nnd3s3)	0.14	3.90 f
				CM S2/mult_14_2/U1280/Q (xor2s2)	0.33	4.23 f
Endpoint: S3_BUF_reg[31] (rising edge-triggered flip-flop clocked by clk)				CM S2/mult_14_2/U1028/Q (xor2s3)	0.33	4.57 r
				CM S2/mult_14_2/U1008/Q (xor2s3)	0.24	4.81 f
Path Group: clk				CM S2/mult_14_2/U1643/Q (xor2s3)	0.33	5.14 r
Path Type: max				CM S2/mult_14_2/U1578/Q (nnd2s1)	0.16	5.30 f
				CM S2/mult_14_2/U1314/Q (oi21s3)	0.20	5.50 r
				CM S2/mult_14_2/U1348/Q (oi21s3)	0.15	5.65 f
				CM S2/mult_14_2/U1680/Q (oi21s3)	0.23	5.89 r
				CM S2/mult_14_2/U851/Q (i1s3)	0.13	6.02 f
				CM S2/mult_14_2/U879/Q (i1s3)	0.11	6.13 r
				CM S2/mult_14_2/U1521/Q (oi21s3)	0.21	6.34 f
				CM S2/mult_14_2/U1672/Q (xor2s2)	0.31	6.65 f
				CM S2/mult_14_2/product[20] (ComplexMultiplier_1_DW_mult_tc_2)	0.00	6.65 f
				CM S2/sub_14/B[20] (ComplexMultiplier_1_DW01_sub_0)	0.00	6.65 f
				CM S2/sub_14/U268/Q (i1s3)	0.12	6.77 r
				CM S2/sub_14/U278/Q (nor2s2)	0.12	6.89 f
				CM S2/sub_14/U462/Q (oi21s3)	0.19	7.08 r
				CM S2/sub_14/U457/Q (oi21s3)	0.24	7.32 f
				CM S2/sub_14/U364/Q (oi21s3)	0.36	7.68 r
				CM S2/sub_14/U307/Q (oi21s3)	0.25	7.93 f
				CM S2/sub_14/U460/Q (xor2s2)	0.40	8.33 r
				CM S2/sub_14/DIFF[29] (ComplexMultiplier_1_DW01_sub_0)	0.00	8.33 r
				CM S2/O[31] (ComplexMultiplier_1)	0.00	8.33 r
				U1412/Q (nnd2s3)	0.09	8.43 f
				U1411/Q (nnd2s3)	0.14	8.57 r
				S3_BUF_reg[31]/DIN (dffs1)	0.00	8.57 r
				data arrival time		8.57
				clock clk (rise edge)	8.80	8.80
				clock network delay (ideal)	0.00	8.80
				S3_BUF_reg[31]/CLK (dffs1)	0.00	8.80 r
				library setup time	-0.31	8.49
				data required time		8.49
				data arrival time		8.49
				data required time		8.49
				data arrival time		8.57
				slack (VIOLATED)		-0.08

Timing Report @ 8.8ns Period]

클럭 주기를 8.8ns로 합성했을 때는 음수 슬랙으로 타이밍 조건을 만족하지 못한다.

Startpoint: S2_BUF_reg[17] (rising edge-triggered flip-flop clocked by clk)				CM S2/mult_15/U870/Q (i1s3)	0.13	2.46 r
				CM S2/mult_15/U957/Q (i1s6)	0.18	2.64 f
Endpoint: S3_BUF_reg[15] (rising edge-triggered flip-flop clocked by clk)				CM S2/mult_15/U1740/Q (mx121s1)	0.34	2.98 r
				CM S2/mult_15/U920/Q (mx121s3)	0.32	3.30 f
Path Group: clk				CM S2/mult_15/U851/Q (ib1s1)	0.22	3.52 r
Path Type: max				CM S2/mult_15/U1638/OUTS (fadd1s2)	0.83	4.35 f
				CM S2/mult_15/U1407/OUTS (fadd1s3)	0.88	5.23 r
				CM S2/mult_15/U1197/Q (or2s3)	0.23	5.47 r
				CM S2/mult_15/U848/Q (nnd2s2)	0.14	5.61 f
				CM S2/mult_15/U1433/Q (nor2s2)	0.14	5.75 r
				CM S2/mult_15/U1500/Q (and2s2)	0.23	5.98 r
				CM S2/mult_15/U1460/Q (nor2s3)	0.19	6.17 f
				CM S2/mult_15/U1408/Q (oi21s3)	0.21	6.39 r
				CM S2/mult_15/U1413/Q (oi21s3)	0.16	6.55 f
				CM S2/mult_15/U1409/Q (i1s2)	0.11	6.66 r
				CM S2/mult_15/U1723/Q (nnd2s2)	0.13	6.79 f
				CM S2/mult_15/U1256/Q (nnd2s3)	0.14	6.92 r
				CM S2/mult_15/product[26] (ComplexMultiplier_1_DW_mult_tc_6)	0.00	6.92 r
				CM S2/add_15/A[26] (ComplexMultiplier_1_DW01_add_1)	0.00	6.92 r
				CM S2/add_15/U296/Q (nor2s3)	0.18	7.11 f
				CM S2/add_15/U256/Q (oi21s2)	0.22	7.33 r
				CM S2/add_15/U327/Q (oi21s3)	0.21	7.54 f
				CM S2/add_15/U10/Q (oi21s2)	0.25	7.78 r
				CM S2/add_15/U292/Q (oi21s3)	0.18	7.97 f
				CM S2/add_15/U318/Q (xor2s2)	0.39	8.36 r
				CM S2/add_15/SUM[29] (ComplexMultiplier_1_DW01_add_1)	0.00	8.36 r
				CM S2/O[15] (ComplexMultiplier_1)	0.00	8.36 r
				U891/Q (nnd2s3)	0.09	8.45 f
				U895/Q (nnd2s3)	0.13	8.59 r
				S3_BUF_reg[15]/DIN (dffs1)	0.00	8.59 r
				data arrival time		8.59
				clock clk (rise edge)	8.90	8.90
				clock network delay (ideal)	0.00	8.90
				S3_BUF_reg[15]/CLK (dffs1)	0.00	8.90 r
				library setup time	-0.31	8.59
				data required time		8.59
				data arrival time		8.59
				data required time		8.59
				data arrival time		-0.59
				slack (MET)		0.00

[Timing Report @ 8.9ns Period]

8.9ns 주기로 합성을 했을 때는 슬랙이 0이 되면서 타이밍 조건을 만족할 수 있게 됐다. 클럭 속도는 대략 112.36MHz이다.

ii. Area

***** Report : area Design : Top_FFT Version: Z-2007.03-SP4 Date : Sun May 24 04:29:05 2026 ***** Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db) Number of ports: 66 Number of nets: 1650 Number of cells: 1334 Number of references: 33 Combinational area: 721471.968498 Noncombinational area: 58583.375717 Net Interconnect area: undefined (No wire load specified) Total cell area: 780055.375000 Total area: undefined	***** Report : area Design : Top_FFT Version: Z-2007.03-SP4 Date : Sun May 24 04:32:52 2026 ***** Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db) Number of ports: 66 Number of nets: 1601 Number of cells: 1292 Number of references: 36 Combinational area: 719796.483650 Noncombinational area: 58334.555527 Net Interconnect area: undefined (No wire load specified) Total cell area: 778131.062500 Total area: undefined
--	--

[Area Report @ 8.8ns Period vs 8.9ns Period]

좌측의 사진은 8.8ns 주기의 클럭으로 합성했을 때의 면적이고 우측의 사진은 8.9ns 주기의 클럭으로 합성했을 때의 면적이다.


iii. Power

***** Report : power -analysis_effort low Design : Top_FFT Version: Z-2007.03-SP4 Date : Sun May 24 04:29:06 2026 ***** Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db) Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW Cell Internal Power = 15.8304 mW (67%) Net Switching Power = 7.7158 mW (33%) ----- Total Dynamic Power = 23.5462 mW (100%) Cell Leakage Power = 6.6983 mW	***** Report : power -analysis_effort low Design : Top_FFT Version: Z-2007.03-SP4 Date : Sun May 24 04:32:53 2026 ***** Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db) Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW Cell Internal Power = 15.4389 mW (67%) Net Switching Power = 7.5133 mW (33%) ----- Total Dynamic Power = 22.9522 mW (100%) Cell Leakage Power = 9.0726 mW
--	--


[Power Report @ 8.8ns Period vs 8.9ns Period]

8.8ns 주기에서는 23.5462mW, 8.9ns에서는 22.9522mW의 동적 전력이 보고됐다.


iv. Schematics




[Top Module with the Critical Path Highlighted]



[Close-up on the Critical Path]




[Butterfly Unit]




[Internal Adder of the Butterfly Unit]

버터플라이 유닛 내부의 가산기는 위처럼 간단하게 구현됐다.




[Complex Multiplier]

복소수 곱셈기는 16비트 곱셈기 4개와, 가산기 1개, 감산기 1개로 구현됐다. 연산 속도를 희생하고 면적을 줄이고 싶다면 하나의 곱셈기만 이용하여 a, b, c, d를 필요할 때마다 레지스터에서 꺼내 순차적으로 곱셈을 할 수도 있다. 하지만 이 과정을 구현하기 위해서는 별도의 멀티플렉서와 멀티플렉서 제어 신호가 필요하기 때문에 설계 난이도가 올라가고, 연산 결과를 구하는 데 4사이클이 걸리게 되므로 얻을 수 있는 이득이 크지 않을 수 있다.



[Internal Multiplier of the Complex Multiplier]



[Internal Subtractor of the Complex Multiplier]

복소수 곱셈기 내부의 감산기인데, 버터플라이 유닛보다 복잡하다. 이는 버터플라이 유닛과 다르게 32비트이기 때문인 것으로 보인다.

4. Discussion

i. Critical Path Analysis

시프트 레지스터/입력 버퍼에서 나온 값이 버터플라이 유닛과 복소수 곱셈기를 통과해 다음 입력 버퍼에 입력되는 경로가 크리티컬 패스이다. 모든 파이프라인 단계에서 같은 모듈들을 통과하기 때문에 모두 같거나 비슷한 지연을 가질 것이다. 그 외의 타이밍 경로는 버터플라이 유닛만 거치고 bypass multiplexer을 통과해서 곱셈기를 건너뛰는 경로가 있을 것이고, 시프트 레지스터 사이의 아주 짧은 경로가 있을 것이다. 따라서 타이밍 경로들의 분포는 매우 짧은 경로, 중간 경로, 아주 긴 경로의 3가지 영역에 밀집되어 분포해 있을 것이라고 예상할 수 있다.

ii. Control and Bypass Multiplexer

이번 과제에서는 메모리 주소나 메모리 enable, 읽기/쓰기 신호를 제어할 필요가 없어서 제어 유닛 설계가 간편했다. 멀티플렉서의 선택 신호만 결정해주면 됐고, 이는 클럭의 흐름에 따라 데이터가 어떻게 흐르는지를 추적하면서 결정할 수 있었다. 결과적으로 3비트 카운터와 간단한 조합회로를 통해 멀티플렉서 제어 신호를 인가할 수 있었다.

한편 강의자료의 회로도에는 나와있지 않지만 곱셈기를 건너뛰는 우회 멀티플렉서도 필요했다. 이것은 버터플라이 유닛을 통과한 결과값의 절반만 twiddle factor와 곱해지기 때문이다. 나머지 절반은 곱셈기를 우회하여 다음 입력 버퍼에 전달돼야 한다. 처음에는 멀티플렉서 없이 설계하여 모든 단계에서 twiddle factor와 곱해지는 $X[3]$ 과 $X[7]$ 만 올바른 값으로 출력됐는데, 우회 멀티플렉서를 추가함으로써 모든 결과가 정답과 일치할 수 있었다.