

VLSI Practice 11 Report


2022171005 권민찬

1. Floating Point Multiplier and Adder

i. Floating Point


Floating point는 소수점이 고정된 fixed point에 비해 더 유연하게 넓은 범위의 수를 나타내기 위해 도입된 숫자 표현 방식이다. Fixed point에서는 숫자의 정밀도가 LSB가 나타내는 숫자의 크기로 정해져 있지만, floating point는 소수점의 위치가 가변적이기 때문에 필요에 따라 매우 정밀한 수를 나타내거나, 매우 큰 수를 나타낼 수 있다.

ii. Floating Point Multiplier



FP 곱셈기는 구현이 비교적 간단하다. 곱셈은 두 수의 규모가 다르더라도 결합법칙이 성립하기 때문에 sign 비트를 XOR 해서 결과의 부호를 구하고, 지수부분을 더하여 지수끼리의 곱셈을 하고, 1.mantissa를 곱해서 새로운 mantissa를 구해주면 된다. 이후 mantissa의 MSB가 00, 01, 10, 11인지에 따라 mantissa를 shift하고, 필요에 따라 지수부분에 1을 더해주면 된다.

iii. Floating Point Adder



한편 덧셈은 두 수의 규모가 다르다면 소수점을 맞춰준 후에 덧셈을 진행해야 한다. 소수

2. Functional Verification

[illegible]

ii. FP8 Adder

[illegible]

FP8 가산기의 시뮬레이션 파형으로, 종료 시점까지 err=0으로 유지되고 있다.

3. Synthesis Results

i. Timing (Multiplier)

Startpoint: a_reg_reg[2] (rising edge-triggered flip-flop clocked by clk) Endpoint: result_reg_reg[4] (rising edge-triggered flip-flop clocked by clk) Path Group: clk Path Type: max			Startpoint: b_reg_reg[2] (rising edge-triggered flip-flop clocked by clk) Endpoint: result_reg_reg[5] (rising edge-triggered flip-flop clocked by clk) Path Group: clk Path Type: max		
Point	Incr	Path	Point	Incr	Path
clock clk (rise edge)	0.00	0.00	clock clk (rise edge)	0.00	0.00
clock network delay (ideal)	0.00	0.00	clock network delay (ideal)	0.00	0.00
a_reg_reg[2]/CLK (dffs2)	0.00	0.00 r	b_reg_reg[2]/CLK (dffs2)	0.00	0.00 r
a_reg_reg[2]/Q (dffs2)	0.31	0.31 f	b_reg_reg[2]/Q (dffs2)	0.32	0.32 f
mult_45/a[2] (MulFP_DW_mult_uns_0)	0.00	0.31 f	mult_45/b[2] (MulFP_DW_mult_uns_0)	0.00	0.32 f
mult_45/U109/Q (l1s3)	0.11	0.43 r	mult_45/U112/Q (nb1s2)	0.26	0.58 f
mult_45/U133/Q (l1s4)	0.09	0.52 f	mult_45/U120/Q (l1s4)	0.14	2.99 r
mult_45/U198/OUTS (fadd1s3)	0.84	1.36 r	mult_45/U152/Q (nor2s1)	0.36	2.15 f
mult_45/U95/Q (xor3s3)	0.35	1.71 r	mult_45/U192/OUTS (fadd1s1)	0.81	1.79 r
mult_45/U207/Q (nor2s2)	0.17	1.88 f	mult_45/U157/Q (nnd2s1)	0.16	2.45 f
mult_45/U138/Q (aoi21s3)	0.20	2.09 r	mult_45/U191/Q (xor2s2)	0.40	2.85 f
mult_45/U214/Q (aoi21s3)	0.26	2.35 f	mult_45/product[7] (MulFP_DW_mult_uns_0)	0.00	2.85 f
mult_45/U186/Q (nnd2s1)	0.28	2.63 r	U120/Q (l1s4)	0.14	2.99 r
mult_45/U187/Q (nnd2s3)	0.21	2.84 f	U67/Q (l1s6)	0.08	3.07 f
mult_45/product[7] (MulFP_DW_mult_uns_0)	0.00	2.84 f	U150/Q (nnd4s1)	0.23	3.31 r
U106/Q (nnd2s2)	0.14	2.99 r	U78/Q (aoi21s2)	0.40	3.70 f
U135/Q (aoi21s2)	0.16	3.15 f	result_reg_reg[5]/DIN (dffs1)	0.00	3.70 f
U59/Q (aoi32s3)	0.57	3.72 r	data arrival time	3.72	3.70
result_reg_reg[4]/DIN (dffs1)	0.00	3.72 r			
data arrival time		3.72			
clock clk (rise edge)	4.00	4.00	clock clk (rise edge)	4.10	4.10
clock network delay (ideal)	0.00	4.00	clock network delay (ideal)	0.00	4.10
result_reg_reg[4]/CLK (dffs1)	0.00	4.00 r	result_reg_reg[5]/CLK (dffs1)	0.00	4.10 r
library setup time	-0.31	3.69	library setup time	-0.39	3.71
data required time		3.69	data required time		3.71
data required time		3.69	data required time		3.71
data arrival time		-3.72	data arrival time		-3.70
slack (VIOLATED)		-0.02	slack (MET)		0.00

[Timing Report]

클럭 주기가 4.0ns일 때는 $slack < 0$ 이고, 4.1ns 클럭에서는 slack이 0이 되면서 타이밍을 만족한다.

ii. Area (Multiplier)

***** Report : area Design : MulFP Version: Z-2007.03-SP4 Date : Fri May 29 11:22:26 2026 *****		***** Report : area Design : MulFP Version: Z-2007.03-SP4 Date : Fri May 29 11:21:59 2026 *****	
Library(s) Used:		Library(s) Used:	
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)		lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	
Number of ports:	26	Number of ports:	26
Number of nets:	155	Number of nets:	161
Number of cells:	128	Number of cells:	134
Number of references:	35	Number of references:	36
Combinational area:	13702.350784	Combinational area:	13080.268970
Noncombinational area:	3914.959961	Noncombinational area:	3914.959961
Net Interconnect area:	undefined (No wire load specified)	Net Interconnect area:	undefined (No wire load specified)
Total cell area:	17617.310547	Total cell area:	16995.228516
Total area:	undefined	Total area:	undefined

[Area Report @ 4.0ns Period vs 4.1ns Period]

좌측의 사진은 4.0ns 주기의 클럭으로 합성했을 때의 면적이고 우측의 사진은 4.1ns 주기의 클럭으로 합성했을 때의 면적이다.

iii. Power (Multiplier)

***** Report : power -analysis_effort low Design : MulFP Version: Z-2007.03-SP4 Date : Fri May 29 11:22:27 2026 *****	***** Report : power -analysis_effort low Design : MulFP Version: Z-2007.03-SP4 Date : Fri May 29 11:21:59 2026 *****
Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top	Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top
Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW	Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW
Cell Internal Power = 2.6919 mW (71%) Net Switching Power = 1.0802 mW (29%) ----- Total Dynamic Power = 3.7721 mW (100%) Cell Leakage Power = 25.5650 uW	Cell Internal Power = 2.6270 mW (71%) Net Switching Power = 1.0817 mW (29%) ----- Total Dynamic Power = 3.7088 mW (100%) Cell Leakage Power = 99.8305 uW

[Power Report @ 4.0ns Period vs 4.1ns Period]

4.0ns 주기에서는 3.7721mW, 4.1ns에서는 3.7088mW의 동적 전력이 보고됐다.

iv. Timing (Adder)

Startpoint: b_reg_reg[4] (Rising edge-triggered flip-flop clocked by clk)	U696/Q (xnr2s3)	0.28	1.54 r
Endpoint: result_reg_reg[6] (Rising edge-triggered flip-flop clocked by clk)	U910/Q (nnd2s3)	0.15	1.69 f
Path Group: clk	U604/Q (i1s3)	0.11	1.81 r
Path Type: max	U667/Q (nor2s1)	0.20	2.01 f
	U666/Q (nnd2s2)	0.17	2.17 r
	U711/Q (nnd3s3)	0.18	2.35 f
	U717/Q (oai22s2)	0.29	2.64 r
	U435/Q (nnd3s2)	0.25	2.89 f
	U931/Q (xor2s3)	0.38	3.27 f
	U370/Q (ib1s2)	0.10	3.37 r
	U557/Q (nnd2s2)	0.08	3.45 f
	U378/Q (aoai1112s2)	0.27	3.71 r
	U363/Q (i1s2)	0.11	3.83 f
	U977/Q (oai22s2)	0.19	4.01 r
	U978/Q (xnr2s2)	0.40	4.42 f
	U406/Q (nnd2s2)	0.11	4.52 r
	U1013/Q (nnd2s2)	0.11	4.63 f
	U1014/Q (or4s3)	0.26	4.89 f
	U481/Q (oai21s2)	0.25	5.14 r
	U506/Q (xor2s2)	0.44	5.58 r
	U486/Q (nnd3s2)	0.11	5.69 f
	U1064/Q (oai211s2)	0.21	5.91 r
	U861/Q (nor2s1)	0.16	6.07 f
	U1065/Q (oai21s2)	0.16	6.23 r
	U1066/Q (oai211s2)	0.18	6.41 f
	U1067/Q (nnd2s2)	0.22	6.63 r
	result_reg_reg[6]/DIN (dffs1)	0.00	6.63 r
	data arrival time		6.63
	U363/Q (i1s2)	0.11	3.83 f
	U977/Q (oai22s2)	0.19	4.01 r
	U978/Q (xnr2s2)	0.40	4.42 f
	U406/Q (nnd2s2)	0.11	4.52 r
	U1013/Q (nnd2s2)	0.11	4.63 f
	U1014/Q (or4s3)	0.26	4.89 f
	U481/Q (oai21s2)	0.25	5.14 r
	U506/Q (xor2s2)	0.44	5.58 r
	U486/Q (nnd3s2)	0.11	5.69 f
	U1064/Q (oai211s2)	0.21	5.91 r
	U861/Q (nor2s1)	0.16	6.07 f
	U1065/Q (oai21s2)	0.16	6.23 r
	clock clk (rise edge)	6.80	6.80
	clock network delay (ideal)	0.00	6.80
	result_reg_reg[6]/CLK (dffs1)	0.00	6.80 r
	library setup time	-0.31	6.49
	data required time		6.49
	data required time		6.49
	data arrival time		-6.63

	slack (VIOLATED)		-0.14

[Timing Report @ 6.8ns]

Startpoint: a_reg_reg[4] (rising edge-triggered flip-flop clocked by clk)			U739/Q (xor2s3)	0.35	1.44	r
Endpoint: result_reg_reg[1] (rising edge-triggered flip-flop clocked by clk)			U800/Q (and2s2)	0.21	1.66	r
Path Group: clk			U974/Q (nnd2s2)	0.17	1.83	f
Path Type: max			U588/Q (ib1s2)	0.09	1.92	r
			U918/Q (aoi22s3)	0.18	2.10	f
			U945/Q (nnd3s3)	0.24	2.34	r
			U710/Q (i1s3)	0.16	2.50	f
			U556/Q (xor2s3)	0.34	2.84	f
			U309/Q (i1s6)	0.08	2.92	r
			U837/Q (nnd2s3)	0.12	3.04	f
			U836/Q (oai21s3)	0.21	3.25	r
			U996/Q (oai21s3)	0.26	3.51	f
			U298/Q (i1s3)	0.10	3.61	r
			U924/Q (aoi22s3)	0.17	3.78	f
			U936/Q (nnd2s3)	0.18	3.96	r
			U944/Q (i1s3)	0.09	4.05	f
			U647/Q (nnd2s3)	0.11	4.16	r
			U854/Q (and2s2)	0.23	4.39	r
			U269/Q (nnd2s3)	0.12	4.51	f
			U677/Q (and2s2)	0.26	4.77	f
			U721/Q (xor2s3)	0.31	5.07	f
			U293/Q (i1s4)	0.14	5.21	r
			U901/Q (nnd3s3)	0.13	5.34	f
			U939/Q (i1s3)	0.11	5.45	r
			U672/Q (and2s2)	0.20	5.65	r
			U1066/Q (aoi123s2)	0.28	5.93	f
			U1070/Q (oai112s2)	0.61	6.54	r
			result_reg_reg[1]/DIN (dffs1)	0.00	6.54	r
			data arrival time		6.54	
			clock clk (rise edge)	6.90	6.90	
			clock network delay (ideal)	0.00	6.90	
			result_reg_reg[1]/CLK (dffs1)	0.00	6.90	r
			library setup time	-0.36	6.54	
			data required time		6.54	
			data required time		6.54	
			data arrival time		-6.54	
			slack (MET)		0.00	

[Timing Report @ 6.9ns]

클럭 주기가 6.8ns일 때는 slack<0이고, 6.9ns 클럭에서는 slack이 0이 되면서 타이밍을 만족한다.

v. Area (Adder)

Report : area Design : AddFP Version: Z-2007.03-SP4 Date : Fri May 29 11:30:28 2026		Report : area Design : AddFP Version: Z-2007.03-SP4 Date : Fri May 29 11:31:04 2026	
Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)		Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	
Number of ports:	26	Number of ports:	26
Number of nets:	851	Number of nets:	876
Number of cells:	825	Number of cells:	851
Number of references:	74	Number of references:	72
Combinational area:	44316.985825	Combinational area:	43844.203308
Noncombinational area:	3981.312012	Noncombinational area:	3881.783936
Net Interconnect area:	undefined (No wire load specified)	Net Interconnect area:	undefined (No wire load specified)
Total cell area:	48298.296875	Total cell area:	47725.988281
Total area:	undefined	Total area:	undefined

[Area Report @ 6.8ns Period vs 6.9ns Period]

좌측의 사진은 6.8ns 주기의 클럭으로 합성했을 때의 면적이고 우측의 사진은 6.9ns 주기의 클럭으로 합성했을 때의 면적이다.

vi. Power (Adder)

***** Report : power -analysis_effort low Design : AddFP Version: Z-2007.03-SP4 Date : Fri May 29 11:30:28 2026 *****	***** Report : power -analysis_effort low Design : AddFP Version: Z-2007.03-SP4 Date : Fri May 29 11:31:05 2026 *****
Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)	Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top	Operating Conditions: nom_pvt Library: lec25dsc25_SS Wire Load Model Mode: top
Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW	Global Operating Voltage = 2.25 Power-specific unit information : Voltage Units = 1V Capacitance Units = 1.000000pf Time Units = 1ns Dynamic Power Units = 1mW (derived from V,C,T units) Leakage Power Units = 1pW
Cell Internal Power = 3.6195 mW (63%) Net Switching Power = 2.1227 mW (37%) Total Dynamic Power = 5.7422 mW (100%) Cell Leakage Power = 1.3382 uW	Cell Internal Power = 3.4633 mW (63%) Net Switching Power = 2.0231 mW (37%) Total Dynamic Power = 5.4864 mW (100%) Cell Leakage Power = 1.2826 uW

[Power Report @ 6.8ns Period vs 6.9ns Period]

6.8ns 주기에서는 5.7422mW, 6.9ns에서는 5.4864mW의 동적 전력이 보고됐다.

vii. Fixed Point Multiplier

Startpoint: a_reg_reg[9] (rising edge-triggered flip-flop clocked by clk) Endpoint: product_reg_reg[10] (rising edge-triggered flip-flop clocked by clk) Path Group: clk Path type: max						
Point	Incr	Path				
clock clk (rise edge)	0.00	0.00				
clock network delay (ideal)	0.00	0.00				
a_reg_reg[9]/CLK (dffs2)	0.00	0.00				
a_reg_reg[9]/Q (dffs2)	0.30	0.30				
mult_20/a[6] (MulINT_DW_mult_tc_0)	0.00	0.30				
mult_20/U333/Q (nb1s3)	0.26	0.56	Report : area			
mult_20/U387/Q (xnr2s3)	0.38	0.94	Design : MulINT			
mult_20/U402/Q (ndd2s2)	0.14	1.08	Version: Z-2007.03-SP4			
mult_20/U341/Q (oa12s2)	0.26	1.33	Date : Sat May 30 12:46:37 2026			
mult_20/U278/Q (xor2s2)	0.40	1.73	Library(s) Used:			
mult_20/U338/Q (xor2s2)	0.43	2.16	lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)			
mult_20/U311/QTC (tadd1s2)	0.49	2.65	Operating Conditions: nom_pvt Library: lec25dsc25_SS			
mult_20/U423/Q (nor2s2)	0.24	2.89	Wire Load Model Mode: top			
mult_20/U292/Q (nor2s2)	0.20	3.09	Global Operating Voltage = 2.25			
mult_20/U517/Q (ao12s3)	0.28	3.37	Power-specific unit information :			
mult_20/U76/Q (oa12s2)	0.25	3.62	Voltage Units = 1V			
mult_20/U524/Q (xnr2s2)	0.36	3.98	Capacitance Units = 1.000000pf			
mult_20/product[10] (MulINT_DW_mult_tc_0)	0.00	3.98	Time Units = 1ns			
U42/Q (ndd2s2)	0.13	4.10	Dynamic Power Units = 1mW (derived from V,C,T units)			
U42/Q (t1s3)	0.08	4.18	Leakage Power Units = 1pW			
product_reg_reg[10]/DIN (dffs1)	0.00	4.18				
data arrival time	0.00	4.18				
clock clk (rise edge)	4.50	4.50				
clock network delay (ideal)	0.00	4.50				
product_reg_reg[10]/CLK (dffs1)	0.00	4.50				
library setup time	-0.32	4.18				
data required time	4.18	4.18				
data arrival time	4.18	4.18				
slack (MET)	0.00	0.00				

Number of ports:	34
Number of nets:	104
Number of cells:	71
Number of references:	9
Combinational area:	21076.075367
Noncombinational area:	5275.239990
Net Interconnect area:	undefined
Total cell area:	26351.314453
Total area:	undefined

Cell Internal Power	=	3.5838 mW	(78%)
Net Switching Power	=	1.5441 mW	(39%)
Total Dynamic Power	=	5.1279 mW	(100%)
Cell Leakage Power	=	75.1082 uW	


INT8 곱셈기를 설계하고 합성한 결과이다. 찾을 수 있었던 가장 낮은 클럭 주기는 4.50ns였고, 4.40ns부터는 음수 슬랙이 발생했다. 4.50ns에서의 면적은 $26351\mu m^2$, 파워는 5.1279mW이다.

viii. Fixed Point Adder

Startpoint: b_reg_reg[1] (rising edge-triggered flip-flop clocked by clk) Endpoint: sum_reg_reg[5] (rising edge-triggered flip-flop clocked by clk) Path Group: clk Path Type: max			Report : power -analysis_effort low Design : AddINT Version: Z-2007.03-SP4 Date : Sat May 30 12:39:53 2026		
Point Incr Path			Report : area Design : AddINT Version: Z-2007.03-SP4 Date : Sat May 30 12:39:52 2026		
clock clk (rise edge) 0.00 0.00			Library(s) Used: lec25dsc25_SS (File: /home/admin/lib/lec25dsc25_SS)		
clock network delay (ideal) 0.00 0.00			Operating Conditions: nom_pvt Library: lec25dsc25_SS		
b_reg_reg[1]/CLK (dffs2) 0.00 0.00 r			Wire Load Model Mode: top		
b_reg_reg[1]/Q (dffs2) 0.29 0.29 r			Global Operating Voltage = 2.25		
add_20/B[1] (AddINT_DW01_add_1) 0.00 0.29 r			Power-specific unit information :		
add_20/U86/Q (nor2s3) 0.19 0.48 f			Voltage Units = 1V		
add_20/U89/Q (oai2is3) 0.19 0.66 r			Capacitance Units = 1.000000pf		
add_20/U99/Q (nnd2s2) 0.14 0.80 f			Time Units = 1ns		
add_20/U70/Q (nnd2s3) 0.12 0.92 r			Dynamic Power Units = 1mW (derived from V,C,T units)		
add_20/U80/Q (i1s4) 0.12 1.04 f			Leakage Power Units = 1pW		
add_20/U100/Q (oai2is3) 0.18 1.21 r			Cell Internal Power = 3.3247 mW (78%)		
add_20/U85/Q (xn2s2) 0.34 1.56 f			Net Switching Power = 932.9514 uW (22%)		
add_20/SUM[5] (AddINT_DW01_add_1) 0.00 1.56 f			Total Dynamic Power = 4.2576 mW (100%)		
U327/Q (and2s2) 0.23 1.78 f			Cell Leakage Power = 211.4581 nW		
sum_reg_reg[5]/DIN (dffs1) 0.00 1.78 f			Number of ports: 27		
data arrival time 1.78			Number of nets: 80		
clock clk (rise edge) 2.10 2.10			Number of cells: 53		
clock network delay (ideal) 0.00 2.10			Number of references: 7		
sum_reg_reg[5]/CLK (dffs1) 0.00 2.10 r			Combinational area: 4960.051174		
library setup time -0.32 1.78			Noncombinational area: 4089.141968		
data required time 1.78			Net Interconnect area: undefined		
data arrival time -1.78			Total cell area: 9049.193359		
slack (MET) 0.00			Total area: undefined		


INT8 곱셈기를 설계하고 합성한 결과이다. 찾을 수 있었던 가장 낮은 클럭 주기는 2.10ns였고, 2.0ns부터는 음수 슬랙이 발생했다. 2.10ns에서의 면적은 $9049\mu m^2$, 파워는 4.2576mW이다.

ix. Schematics




[FP8 Multiplier Top Module]

FP8 곱셈기의 탑모듈 스키매틱이고, 크리티컬 패스는 입력 레지스터로부터 시작해 곱셈기를 지나 간단한 조합회로를 거치는 경로이다. 이 조합회로는 mantissa 곱셈 결과를 shift하는 회로일 것으로 추정해볼 수 있다.




[FP8 Multiplier Internal]

실제 곱셈을 진행하는 곱셈기의 스키매틱이다. 8비트 숫자표현이지만 곱셈이 필요한 mantissa는 4비트뿐이므로 4비트 곱셈기가 합성돼서 평소에 보던 곱셈기보다는 크기가 작은 것을 볼 수 있다.




[FP8 Adder Top Module]

FP8 가산기의 경우 3비트 뺄셈, 최대 9비트 숫자의 덧셈이 발생할 수 있지만 내부에 가산기 모듈이 합성되지 않고 탑 모듈 전체가 기본 셀들을 이용해서 합성됐다.



[Fixed Point Multiplier]

Fixed point 곱셈기는 위와 같이 합성됐다. 탑모듈은 입출력 레지스터가 있고 8비트 곱셈기가 합성되어 있는 모습을 볼 수 있다. 곱셈의 결과는 16비트이기 때문에 레지스터가 많이 사용됐고 8비트 곱셈기 모듈도 크고 복잡한 것을 확인할 수 있다.



[Fixed Point Adder]

Fixed point 가산기는 위와 같이 합성됐다. 탑모듈은 입출력 레지스터가 있고 8비트 가산기가 합성되어 그 내부를 볼 수 있었다. 평소에 자주 볼 수 있었던 가산기와 같은 모듈이며 단지 비트수가 평소보다 좀 작아 사용된 셀의 수가 적은 것을 볼 수 있다.

4. Discussion

i. Critical Path Analysis

FP8 곱셈기의 크리티컬 패스는 4비트 mantissa 곱셈기를 통과하는 경로이다. 이는 타이밍 리포트와 스키매틱에서 동일하게 확인할 수 있다. FP8 가산기의 크리티컬 패스는 비교적 길고 복잡한데, 가산기 자체가 합성될 때 기본 셀들만을 이용해서 합성됐기 때문에 정확히 어떤 경로를 거치는지는 확인하기 어렵지만 mantissa 정렬 (shift)과 mantissa 덧셈이 크리티컬 패스일 것이라고 추론할 수 있다.

ii. PPA Comparison

	FP8 Multiplier	INT8 Multiplier
CPD	4.1ns	4.5ns
Area	$16995\mu m^2$	$26351\mu m^2$
Power	3.7088mW	5.1279mW

FP8 곱셈기와 INT8 곱셈기를 비교하면 FP8 곱셈기가 모든 측면에서 더 좋은 성능을 보인다. 속도도 빠르고, 면적도 적으며 파워도 덜 소모한다. 이는 FP8 곱셈기가 실제로는 4비트 곱셈만을 수행하기 때문이다. 부호비트의 xor 연산, 지수비트의 덧셈 연산은 곱셈 연산에 비해 차지하는 면적이 훨씬 작기 때문에 이런 결과가 나온 것이다. 또한 FP8의 경우 결과가 16비트인 INT8 곱셈기와 달리 결과가 8비트라서 출력 레지스터가 덜 필요하고, 이 때문에 파워가 많이 줄었을 것이다.

	FP8 Adder	INT8 Adder
CPD	6.9ns	2.1ns
Area	$47725\mu m^2$	$9049\mu m^2$
Power	5.4864mW	4.2576mW

FP8 가산기와 INT8 가산기를 비교했을 때는 INT8 가산기가 훨씬 속도, 면적, 파워 측면에서 유리하다. 이는 FP8 가산기가 FP8 곱셈기와 비교해서도 훨씬 구현이 복잡하기 때문이다. Exponent 비교 이후 mantissa 정렬, 정렬된 mantissa 덧셈, mantissa normalization 등의 과정에 다양한 조합회로가 필요하고, mantissa 덧셈에 필요한 가산기도 4비트보다 더 크기 때문에 결과적으로 많은 면적을 차지하게 된 것이다. 한편 INT8 가산기는 이와 비교하면 비교나 정렬 과정이 필요 없으므로 훨씬 적은 면적과 CPD를 보여준다.

FP8 가산기와 곱셈기를 비교해봐도 가산기가 회로 구현이 더 복잡해 면적, 파워, CPD 모두 곱셈기가 유리한 것을 보여준다. 어떤 회로를 설계할 때 곱셈이 자주 일어나는지 덧셈이 자주 일어나는지를 알고 있다면 floating point와 fixed point 중 어느 형식을 고를

지 명확해질 것이다.

iii. 설계 시 주의할 점

FP8 곱셈기를 구현할 때 mantissa를 truncate하면서 오버플로우가 발생할 경우 exponent에 1을 더해주어 보정하는 과정이 필요했다.

FP8 가산기도 곱셈기와 마찬가지로 normalization 과정에서 오버플로우를 고려해야 했다. 오버플로우가 있을 경우 exponent에 1을 더해주어야 했으며, 추가적으로 mantissa의 MSB가 2'b00일 때 mantissa를 왼쪽으로 shift해주어야 하는데, 이때 MSB가 1이 될 때까지 shift를 해주어야 오류 없이 결과가 출력된다. 따라서 leading 1의 위치가 어디 있는지를 casex문으로 나누어서 필요한 만큼 mantissa를 truncate하고, truncate한 만큼을 exponent에서 빼주는 과정이 필요했다.