

## **必須濱ノ業大学** (深圳) HARBIN INSTITUTE OF TECHNOLOGY

# 实验作业


开课学期:	2021 春季
课程名称:	计算机组成原理(实验)
实验名称:	原码除法器设计
实验性质:	综合设计型
实验学时:	4  地点:T2615
学生班级:	1901105
学生学号:	190110509
学生姓名:	 王铭
作业成绩:	

实验与创新实践教育中心制 2021年4月

## 系统功能详细设计


设计模块: top, divider\_1m, div\_rr, div\_as, display

整体框架图:



主要功能: top 为项层模块,模块内部分别调用 div\_rr 和 div\_as 模块计算 x 除以 y 的余数和商得到 z1,z2,r1,r2,调用 divider\_1m 模块产生分频时钟,最终将产生的时钟和计算得到的结果作为参数调用 display 模块将计算的结果 z1,z2,r1,r2 显示到数码管上。

#### div rr 模块:



输入:时钟信号 clk,复位信号 rst\_n,被除数 x 和除数 y,开始信号 start

输出:加减交替法计算 x/y 的商 z1 和余数 r1.

重要变量: flag,Syn\_res,div\_reg


div\_reg 寄存器用于保留计算过程中的余数和商, Syn\_res 表示商的符号,flag 为 1 表示模块开始运算。

在时钟上升沿或复位信号有效时,先判断复位信号是否有效,有效则将 flag,div\_reg,Syn\_res 均置 0。否则判断 start 信号是否有效,若 start 信号有效,置 flag 为 1,div\_reg 置为 x 的真值,Syn\_res 置为 x,y 符号位的异或。当 flag 为 1 且 start 为 0 时,

对 div\_reg 左移一位后,取 div\_reg 的高 8 位加  $(-|y|)_{i}$ ,若结果符号位为 1,则 div\_reg

的前 8 位加 $|y|_{\Lambda}$ , div\_reg[0]置 0;若符号位为 0,div\_reg 置 1。此过程由 cnt 控制完成 7 次。cnt 为 0 时,判断余数的符号位 div\_reg 的最高位是否为 1 决定是否恢复余数,将 Syn\_res 与 div\_reg 的[13:7]位组合形成 r1,将 x 的最高位与 div\_reg 的低 7 位[6:0]组合形成 z1。整个过程中 busy1 的值与 flag 相同。

#### div\_as 模块:




输入:时钟信号 clk,复位信号 rst\_n,被除数 x 和除数 y,开始信号 start

输出:加减交替法计算 x/y 的商 z2 和余数 r2.

重要变量: plus\_reg, Syn\_reg,bflag

在时钟上升沿或复位信号有效时,先判断复位信号是否有效,有效则将flag,plus\_reg,Syn\_reg 均置 0。否则判断 start 信号是否有效,若 start 信号有效,置 bflag 为 1,plus\_reg 置为 x 的真值,Syn\_reg 置为 x,y 符号位的异或。当 bflag 为 1 且 start 为 0 时,对 plus\_reg 的最高位判断,若符号位为 1,则对 plus\_reg 左移一位后,plus\_reg 的前 8 位加 $|y|_{\mathbb{A}^n}$ ,若符号位为 0,则对 plus\_reg 左移一位后,plus\_reg 的前 8 位加 $|y|_{\mathbb{A}^n}$ ,最终判断 plus\_reg 的最高位,为 1 则置 plus\_reg[0]为 0 否则置 1。此过程由 cnt 控制完成 7 次。cnt 为 0 时,判断余数的符号位 plus\_reg 的最高位是否为 1 决定是否恢复余数,将 Syn\_reg 与 plus\_reg 的[13:7]位组合形成 r2,将 x 的最高位与 plus\_reg 的低 7 位[6:0]组合形成 z2。整个过程中 busy2 的值与 bflag 相同。

## divider\_1m 模块:




输入:时钟信号 clk

输出:1ms 的时钟信号 clk\_i

设置计数器 counter 的值,控制生成时钟的周期为 1ms

#### display 模块:




输入: 时钟信号 clk, 恢复余数法和加减交替法计算的商和余数 z1,r1,z2,r2, 复位信号 rst\_n, busy

输出: led0\_en,led1\_en,led2\_en,led3\_en,led4\_en,led5\_en,led6\_en,led7\_en,led\_ca,led\_cb,led\_cc,led\_cd,led\_ce,led\_cf,led\_cg,led\_dp

display 相当于一个存储器,根据输入的 z1,r1,z2,r2,找到其相应的 16 进制数在 7 段数码管上的显示。

#### top 模块:





输入: 时钟信号 clk, 复位信号 rst\_n, 被除数 x 和除数 y, 开始信号 start

输出: 7 段数码管的控制信号 led0\_en,led1\_en,led2\_en,led3\_en,led4\_en,led5\_en,led6\_en,led7\_en,led\_ca,led\_cb,led\_cc,led\_cd,led\_ce,led\_cf,led\_cg,led\_dp

顶层模块,调用 div\_as,div\_rr,divider\_1m,display 模块。

## 二、除法器算法流程图





## 三、 调试报告


#### 仿真核心代码:

```
#10 \text{ rst}_n = 1'b1;
     #20 begin x = 8'b1001_0101;y = 8'b0000_0100; end //x 为-21 y 为 4 输出 85 81
     #50 \text{ start} = 1'b1;
     #20 \text{ start} = 1'b0;
     #100 begin x = 8'b0001_1111;y = 8'b1000_0111; end //x 为 31,y 为-7 输出 84 03
     #50 \text{ start} = 1'b1;
     #20 \text{ start} = 1'b0;
     #100 rst_n = 1'b0;
     #50 \text{ rst}_n = 1'b1;
     #100 begin x = 8'b0000_1101;y=8'b0000_0011;end //x 是 13,y 是 3 输出 04 01
     #50 \text{ start} = 1'b1;
     #20 \text{ start} = 1'b0;
     #100 begin x = 8'b1111_1111;y=8'b1001_0100;end//x 是-127,y 是-20 输出 06 87
     #50 start = 1'b1;
#20 \text{ start} = 1'b0;
```

#### 出现的问题:

#### 1.不能重复计算多组测试数据。

仿真截图:





原因:在未按复位键的条件下,程序按下 start 键后,未复位计数器的值为 7,导致算法无法正确运行, z2,r2 输出错误。

解决方案: 在 start==1 的情况下,设置计数器 cnt 的值为 7

#### 2.部分测试用例余数符号出现错误。

仿真截图:






原因:余数的符号,与被除数相同而非 x 和 y 符号位的异或。

解决方案: 将余数的符号 r[7]直接表示为 x[7]

解决上述问题后最终仿真截图:






时序分析: start 为 1 且时钟处于上升沿时,立即输出 busy 信号为 1, start 为 0 时开始计算, cnt 初始化为 7,每一个时钟上升沿减一,7个周期后输出答案 85,81(即商为-5,余数为-1),期间 busy 信号保持为 1。最终结果的输出时间可一直维持到下一次计算结束。




第二组测试数据,同样 start 为 1 且时钟处于上升沿时,输出 busy 为 1,start 为 0 后的 7 个周期后,输出结果 84,03(即商为-4,余数为 3),期间 busy 信号保持为 1



遇复位信号低电平有效,全部复位,清零。



第三组测试数据,同样 start 为 1 且时钟处于上升沿时,输出 busy 为 1,start 为 0 后的 7 个周期后,输出结果 04,01(即商为 4,余数为 1),期间 busy 信号保持为 1



第四组测试数据,同样 start 为 1 且时钟处于上升沿时,输出 busy 为 1,start 为 0 后的 7 个周期后,输出结果 06,87(即商为 6,余数为-7),期间 busy 信号保持为 1