

二、研究計畫內容：

(一) 摘要

隨著量子運算技術呈指數級成長，現行 RSA 與 ECC 公鑰加密體系正面臨「先竊取，後解密」(HNDL, Harvest now, decrypt later) 的威脅。為應對此危機，半導體矽智財廠商（如力旺電子）已提出整合 PUFrt 硬體信任根 (HRoT, Hardware Root of Trust) 之 PQC (Post-Quantum Cryptography) 解決方案，並通過 NIST FIPS 203/204/205 全系列認證，確立了以物理不可複製函數 (PUF, Physical Unclonable Function) 作為 PQC 熵源 (entropy source) 的業界標準作法。然而，相較於 ASIC 可透過專屬製程調控物理特性，廣泛應用於 IoT 邊緣運算的 FPGA 架構，其 PUF 電路對半導體製程變異 (PVT variations) 中的溫度與電壓漂移極度敏感。

當操作環境從常溫改變時，矽晶片內的載子遷移率變化會導致邏輯延遲非線性漂移。文獻顯示在缺乏校正機制的情況下，FPGA RO-PUF 的原始位元錯誤率 (Raw BER) 在極端溫度下會顯著惡化。目前學術界主流採用的被動式糾錯（如 BCH 或 Reed-Solomon 算法），本質上是透過消耗大量的邏輯閘資源 (LUTs) 來換取穩定性。這對於追求極致面積效益 (area efficiency) 與低功耗的半導體邊緣裝置而言，形成了嚴重的資源競爭 (resource contention)，阻礙了 PQC 在低階 FPGA 上的普及。

鑑於上述產業與技術痛點，本計畫提出一種模擬類比電路補償機制之「環境感測驅動主動式穩壓穩溫 PUF 架構」，透過啟用 FPGA 內建之混合訊號硬核 XADC (Xilinx Analog-to-Digital Converter) 即時監控晶片核心溫度與電壓狀態，建立動態 PVT 指紋，並結合基於 BRAM (Block RAM) 預先特徵提取之「環境-延遲補償模型」進行決策，進而驅動利用進位鏈 (carry chain) 技術設計之高解析度可調式延遲線 (TDL, Tunable Delay Line)，從物理層動態微調訊號路徑以抵銷環境漂移，實現源頭防錯。此經主動穩定之高熵源將直接饋入輕量化 SHAKE-256 模組，生成符合 NIST FIPS 203 標準之 ML-KEM 後量子金鑰種子，藉此證實「數位輔助類比校正」概念在 FPGA 上的可行性；預期目標為在確保金鑰序列通過 NIST SP 800-22 隨機性測試的前提下，相較於傳統重型 ECC 方案，將整體系統的 Slice LUTs 資源消耗降低 30% 以上，不僅解決了 FPGA PUF 的穩定性難題，更為半導體產業提供一套低成本、可擴展且符合國際資安標準的 IoT 抗量子硬體信任根參考設計。

(二) 研究動機與研究問題


1. 後量子時代的資安危機與 NVM 儲存漏洞

隨著量子運算技術的指數級成長，現行公鑰加密體系（如 RSA, ECC）正面臨被 Shor's Algorithm 破解的迫切危機。為防範「先竊取，後解密」(HNDL) 的攻擊模式，美國國家標準暨技術研究院 (NIST) 已正式發布 FIPS 203 (ML-KEM/Kyber) 作為全球後量子密碼學的防禦標準。然而，現有研究多聚焦於上層演算法的運算加速，卻較少探討最底層的「私鑰儲存安全」。若將 PQC 私鑰靜態寫入 EEPROM 或 Flash 等非揮發性記憶體 (NVM) 中，攻擊者可透過侵入式微探針 (micro-probing) 或先進的側信道分析 (side-channel analysis) 直接提取密鑰。一旦物理儲存層失守，上層再複雜的晶格密碼學 (lattice-based cryptography) 防護都將瞬間瓦解。

2. PUF 的不穩定性與環境敏感性

PUF 利用半導體製程中隨機且不可複製的物理變異產生動態金鑰，實現了「上電即生、斷電即滅」的機制，從根本上杜絕了 NVM 靜態儲存的漏洞。然而，FPGA 架構下的 PUF 電路 (特別是 Ring Oscillator PUF) 面臨嚴峻的穩定性挑戰。由於矽晶片內的載子遷移率與邏輯閘延遲對溫度及電壓變異 (PVT Variations) 極度敏感，環境波動往往導致 PUF 響應發生位元翻轉。文獻指出，溫度變化是導致 PUF 失效的主因。

參照圖一 [1]，該實驗量測了 FPGA RO-PUF 在不同溫度條件 (-20°C , 0°C , 25°C , 80°C) 下的位元錯誤率表現。該圖採用對數座標，縱軸刻度 $1\text{E}-01$ 代表數值比率 0.1 (即 10%)， $1\text{E}-02$ 代表 1%。而觀察圖中數據可知，在較低的篩選門檻，即接近 PUF 原始物理響應的狀態下，常溫 (25°C , 紅線) 的位元錯誤率 (BER, Bit Error Rate) 約落在 1% 附近；然而，當操作溫度升高至 80°C (藍線) 時，其位元錯誤率顯著上升，分佈於 1% (10^{-2}) 至 10% (10^{-1}) 的區間內。此一逼近 10% 的高誤差水準，已遠超出許多輕量級密碼系統的容錯極限，證實了若不進行物理層校正，PUF 將因高溫導致的不穩定而無法直接作為 PQC 的金鑰種子。



圖一、不同溫度條件下 FPGA RO-PUF 的位元錯誤率 (BER) 變化趨勢 [1]。

3. 現有解法的侷限：被動糾錯的代價

針對 PUF 在極端操作溫度條件 (如 -20°C 低溫與 80°C 高溫) 下高達 5%~10% 的位元錯誤率，當前學術界主流方案多採用被動糾錯策略，即在後端串接高冗餘度的錯誤更正碼 (ECC, Error Correcting Code)。然而，此策略在資源受限的 IoT 場景下面臨了嚴重的資源競爭挑戰：根據編碼理論，欲修復高達 10% 的隨機位元錯誤，必須採用高階的 BCH 碼或 Reed-Solomon 碼。這類高強度糾錯碼的解碼電路涉及複雜的有限域運算，需消耗數千個查找表 (LUT, Lookup Table) 與暫存器。這對於資源極度受限的 IoT 邊緣裝置 (如 Artix-7 或 Spartan-7 等級 FPGA) 而言，龐大的 ECC 電路將嚴重壓縮 PQC 加速器所需的運算空間，導致 PUF + PQC 的單晶片整合方案因硬體資源耗盡 (resource exhaustion) 而難以實現。

4. 研究問題與具體目標

基於上述數據佐證與技術瓶頸，本計畫提出一個核心研究問題：「在不增加額外感測電路成本的前提下，如何利用 FPGA 既有的閒置硬核資源 (XADC)，建立一套物理層的主動回授機制，以取代高消耗的邏輯層被動糾錯？」本計畫之具體目標如下：

1. 機制建立：利用 FPGA 內建 XADC 即時感測晶片核心溫度 (T_{die}) 與電壓 (V_{ccint})，並透過查找表模型動態補償可調式延遲線 (TDL) 參數，從物理源頭抵銷環境漂移。
2. 降低位元錯誤：預期將 PUF 在極端操作溫度條件 ($-20^{\circ}\text{C} \sim 80^{\circ}\text{C}$) 下的原始位元錯誤率，由文獻所示的 $> 5\% \sim 10\%$ (未校正狀態) 壓低至 $< 3\%$ (經主動校正後)。
3. 資源釋放：達成上述低位元錯誤率目標後，系統將可改用極輕量級 ECC (如重複碼 repetition code) 甚至移除 ECC，預期可釋放 30% 以上的 FPGA 邏輯資源 (Slice LUTs)，以支援高效能的 ML-KEM 抗量子金鑰生成運算。

(三) 文獻回顧與探討

1. 邊緣運算之抗量子安全需求與資源限制

隨著 NIST 正式發布 FIPS 203 (ML-KEM/Kyber) 標準，邊緣裝置需具備執行高強度晶格密碼學運算之能力。然而，高效能 PQC 硬體架構對運算資源需求極高。依據文獻 [2] 針對 CRYSTALS-Kyber 硬體加速器的研究指出，為了實現高吞吐量的多項式乘法，其架構需消耗大量的查找表與記憶體資源。參照表一 [2] 之實驗數據，高效能 Kyber 演算法實作需佔用數千個 LUTs (如本例為 7.3K) 與 FFs (3.2K)，若再加上複雜 ECC 電路，將導致中低階 FPGA 資源匱乏。此表以具體數據佐證資源競爭的問題，說明 PQC 本身已佔據大量資源，因此不能再依賴傳統的大型 ECC 電路，從而支持本研究採用「輕量化 XADC 主動補償」的必要性。

表一、CRYSTALS-Kyber 硬體加速器資源消耗比較 [2]。

Work	SL ¹	CCs ² [k]	Time ² [μ s]	Freq. [MHz]	Area					$A \times T(\text{ratio})^*$
					LUT	FF	Slice	BRAM	DSP	
[5] (Artix-7)	2	1.9/2.4/3.8	9.4/12.2/18.8	200	10.5k	9.9k	3.5k	8	13	97.8(1.49)
	3	2.7/3.2/4.8	13.3/16.3/24.0	200	11.8k	10.4k	4.0k	12	14	
	4	3.5/4.1/6.3	18.7/22.3/33.8	185	13.3k	11.6k	4.6k	16	16	
[13] (Artix-7)	2	3.8/5.1/6.7	23.4/30.5/41.3	161	7.4k	4.6k	2.1k	3	2	73.1(1.12)
	3	6.3/7.9/10.0	39.2/47.6/62.3							
	4	9.4/11.3/13.9	58.2/67.9/86.2							
[14] (Artix-7)	2	4.0/7.0/10.0	34.8/60.9/87.0	115	18k	5k	5k	6	15	291.2(4.45)
	3	7.0/10.0/14.0	60.9/87.0/121.7	115	16k	6k	4k	9	16	
	4	10.0/14.0/18.0	87.0/121.7/156.5	112	16k	6k	5k	12	17	
[15](Artix-7)	4	7.8/8.4/10.5	49.1/52.8/66.0	159	7.9k	3.9k	2.3k	16	4	111.5(1.70)
[16] (Artix-7)	2	2.1/3.3/4.5	9.7/14.8/20.3	220	9.3k	8.2k	-	6	4	76.7(1.17) ³
	3	2.7/3.9/5.0	12.3/17.7/22.9	220	10.4k	9.5k	-	8.5	6	
	4	3.6/4.8/6.0	16.3/18.7/27.1	220	11.5	10.6	-	10.5	8	
This work (Artix-7)	2	2.4/3.0/4.2	12.1/15.0/21.2	200	7.3k	3.2k	2.2k	5	4	65.5(1.00)
	3	4.2/5.0/7.0	21.2/25.2/34.9							
	4	6.8/8.0/10.2	34.1/40.9/51.1							

¹ security level, the value of k .

² key generation / encapsulation / decapsulation.

^{*} We use the total clock cycles of key encapsulation and key decapsulation as T ($k=4$). We use $\text{Slice}+200 \times \text{BRAM}+100 \times \text{DSP}$ as A .

³ Since a single Slice in Artix-7 FPGA contains four LUTs and eight FFs, we calculate $\text{Slices} = \frac{1}{4} \times \text{LUTs} + \frac{1}{8} \times \text{FFs}$.

2. FPGA RO-PUF 之物理環境敏感度

FPGA 環形振盪器 (RO) 之熵源基礎在於邏輯閘與連線之間的微小延遲差異，而此物理特性在半導體運作中並非恆定，而是與操作溫度及核心電壓呈現高度相關性。隨著溫度升高，矽晶片內的載子遷移率 (carrier mobility) 會下降，導致訊號傳遞路徑的延遲產生非線性漂移。文獻 [3] 針對此一現象進行了深入的實證分析，透過實驗量測不同佈線策略在溫度變化下的可靠度表現。

參照表二 [3] 之實驗數據，環境溫度的波動會嚴重破壞 PUF 的響應一致性。當操作溫度由常溫提升至 65°C 時，採用自動佈線 (APR, Automatic Place and Route) 設計之 RO-PUF，其可靠度指標顯著滑落至 78.3%。此數值意味著在未經校正的情況下，該 PUF 輸出的位元翻轉率 (BER) 已超過 20%。此一量級的誤差已遠超出一般錯誤更正碼的修復極限，證實單純依靠製程變異產生的熵源在極端環境下缺乏足夠的穩定性。若系統缺乏額外的主動校正機制，將導致生成的種子無法維持恆定，進而無法滿足抗量子密碼系統對金鑰零位元錯誤率之嚴格要求，證實了環境溫度對物理層訊號穩定性的顯著影響。

表二、APR 自動佈局下，不同運作溫度之可靠度數據 [3]。

	Operating Temperature						
	5°C	15°C	25°C (nom.)	35°C	45°C	55°C	65°C
Reliability	90.5	93.6	100	93.4	87.7	83.5	78.3


3. 現有解決方案之分類與侷限性

針對 PUF 面臨的不穩定性與安全性挑戰，現有文獻之解決策略主要分為「邏輯層增強」與「被動式糾錯」兩大方向。然而，深入分析顯示此二者皆存在無法同時滿足「抗環境干擾」與「高資源效益」之結構性侷限：

3.1 邏輯層混淆的兩難

為抵禦機器學習建模攻擊 (modeling attacks)，文獻 [4] 提出「整合線性回饋移位暫存器 (LFSR) 之非線性 PUF 架構」。該研究利用 LFSR 的高擴散特性，大幅提升激勵響應的非線性度，成功將攻擊預測率壓低至接近 50% 的理想隨機值（參照圖二）。

然而，此種防護機制存在顯著的副作用。它雖然能有效混淆攻擊者的模型預測，但 LFSR 所帶來的雪崩效應 (avalanche effect) 卻也導致系統對物理層的微小雜訊極度敏感。一旦底層 RO 因溫度漂移產生單一位元的原始錯誤，此錯誤將經由 LFSR 的邏輯擴散被大幅放大，導致最終輸出的金鑰序列發生巨大的改變。換言之，此架構雖透過高非線性邏輯成功抵禦了建模攻擊，卻因缺乏底層補償機制，反而犧牲了在實際變溫環境下的運作穩定性。



圖二、邏輯層混淆架構之抗攻擊效能分析 [4]

3.2 被動式錯誤更正 (Passive ECC) 之代價

傳統解決溫度漂移導致位元錯誤之主流方法為串接錯誤更正碼。然而，依據文獻 [1, 3] 的實驗數據顯示，在缺乏主動補償機制的情況下，高溫環境 (如 65°C 至 80°C) 會導致 PUF 的原始位元錯誤率攀升至 10% 以上甚至接近 20%。

面對此量級的錯誤率，簡單的漢明碼 (Hamming code) 已無法應對，系統被迫導入高階的 BCH 碼或 Reed-Solomon 碼方能有效修復。依據編碼理論，此類具備高糾錯能力之電路需消耗數以千計的邏輯閘 (LUTs) 資源進行多項式運算。在 FPGA 資源受限的前提下，龐大的 ECC 電路將與文獻 [5] 所述之高效能 PQC 加速器產生嚴重的資源競爭，導致系統在面積效益與功耗上難以達成最佳化，無法滿足 IoT 邊緣運算裝置的輕量化需求。

4. 小結


綜合上述文獻分析，後量子時代的 IoT 邊緣裝置正面臨「演算法算力需求遽增」與「物理層穩定性不足」的雙重挑戰。一方面，符合 NIST FIPS 203 標準之高效能 ML-KEM 硬體架構已佔據顯著的 FPGA 邏輯資源 (LUTs 與 FFs)；另一方面，傳統採用「被動式糾錯」之 PUF 設計在面對高溫環境時，需付出高昂的面積代價以修復高達兩位數的位元錯誤率，這導致系統整合面臨嚴重的資源競爭。

為解決此問題，本研究提出一種「基於 XADC 環境感知之主動式補償架構」。不同於現有文獻側重於邏輯層の後端修補，本計畫旨在利用 FPGA 晶片內建且常處於閒置狀態的混合訊號硬核 (Hard IP) — XADC，建立物理層的即時回授控制迴路。透過監控晶片核心溫度與電壓，動態調控內部延遲參數，直接於訊號源頭抵銷環境漂移。此源頭防錯的策略預期能將原始位元錯誤率大幅壓低，進而允許移除或簡化後端龐大的 ECC 電路，有效解決「高穩定性」與「低資源消耗」之間的權衡難題，為資源受限裝置提供一具備抗量子強度且符合工業標準的硬體信任根解決方案。

(四) 研究方法及步驟

1. 硬體驗證平台規格與選用分析


本計畫經審慎評估，選定 Digilent Nexys A7-100T 作為硬體驗證平台（硬體實體圖參照圖三），其核心搭載 Xilinx Artix-7 XC7A100T-1CSG324C 晶片，為目前學術界實作後量子密碼學之主流平台。依據 [2, 5] 之研究，該型號晶片在執行 CRYSTALS-Kyber (ML-KEM) 演算法時，能提供最佳的資源效能比 (Area-Time Product)。就規格優勢而言，本平台具備 101,440 個邏輯單元 (logic cells) 與 15,850 個 Slice 的高密度邏輯資源，不僅能容納複雜的 PQC 運算核心，更保留了充裕空間以佈局大規模 RO-PUF 陣列，這對於提升 PUF 之晶片指紋鑑別度 (fingerprint discriminability) 至關重要。此外，晶片內建了 Dual 12-bit, 1 MSPS XADC 精密感測模組，並支援 DRP (Dynamic Reconfiguration Port) 介面，本計畫將利用此特性不透過外掛電路，直接存取晶片核心溫度 (T_{die})。再者，其整合之 240 個 DSP48E1 Slice，可專門用於加速 Kyber 演算法中的數論轉換 (NTT, Number Theoretic Transform) 與多項式乘法，完美實現高效能邊緣運算目標。



圖三、 Digilent Nexys A7-100T 實體圖

2. 系統架構設計

圖四為本計畫提出之「具備環境感知能力之抗量子信任根系統架構圖」。此架構旨在解決傳統 PUF 電路易受環境變異干擾之物理限制，透過導入閉迴路回授控制機制 (closed-loop feedback control mechanism) 來提高系統穩定性。系統運作核心由 PVT 自適應補償控制器主導，透過 DRP 介面即時讀取 XADC 之溫度遙測數據，當偵測到晶片操作溫度發生漂移時，控制器將依據離線建模參數，即時計算對應之補償量，並動態調整 PUF 內部之可程式化延遲線。此一負回授路徑 (negative feedback loop) 能有效抑制溫度引發的延遲偏移，確保前端 PUF 熵源在動態環境下仍能維持穩定的輸出一致性，進而為後端 ML-KEM 模組提供低位元錯誤率、高熵值之金鑰種子，從硬體架構層面確保抗量子信任根之可靠度。



圖四、 具備環境感知能力之抗量子信任根系統架構圖

為了具體實現上述之環境感知抗量子信任根架構，本計畫將系統開發流程劃分為四個階段，由底層物理電路設計向上層系統整合逐步推進。首先需建立具備動態調控能力之物理熵源，接著透過實驗數據建立精確的環境補償模型，再將此模型整合至硬體回授控制迴路中，最後進行全系統的安全性與資源效益驗證。詳細之實作步驟與關鍵實作方法分述如下：

步驟一、 可調式 PUF (Tunable PUF) 單元設計

- **實作目標：**將傳統固定延遲的環形振盪器 (RO)，轉化為可透過數位參數精確調控頻率的「可變熵源」，奠定主動補償機制的物理基礎。
- **實作方法：**
 1. 底層原語實例化 (primitive instantiation)：利用 FPGA 架構中的 CARRY4 進位鏈原語 (primitive) 構建可調式延遲線 (TDL)。由於 CARRY4 具備 picosecond 等級的延遲解析度，能提供足夠的細緻度來補償微幅的溫度漂移。
 2. 動態調控機制：設計一組 8-bit 的 delay_ctrl 控制介面，並利用查找表實現多工器邏輯。此介面允許系統透過數位訊號，動態選擇訊號在進位鏈中的傳輸路徑長度，進而精確改變 RO 的振盪頻率。
 3. 確保單調性：為確保控制參數與物理延遲呈現嚴格的線性或單調遞增關係，本研究將在合成 (synthesis) 階段對關鍵路徑施加 DONT_TOUCH 屬性，以防止 EDA 工具優化掉關鍵的延遲單元；並於佈局與繞線 (place and route) 階段施加嚴格的實體約束 (physical constraints)，鎖定延遲單元的幾何位置。

步驟二、 環境特徵提取與補償模型建構

- **實作目標：**建構一確定性映射函數 (deterministic mapping function) $D_{opt} = f(T, V)$ 。此模型旨在解析環境變數 (T : 溫度, V : 電壓) 與最佳延遲控制參數 (D_{opt}) 之間的非線性關係，將物理層的隨機漂移轉化為可預測的補償機制。
- **實作方法：**
 1. 溫控實驗環境建置：利用熱風槍控制 FPGA 晶片表面溫度，建立涵蓋 20°C 至 80°C 的測試場景，模擬實際 IoT 裝置可能遭遇的極端運作環境。

2. 定義基準響應: 在標準室溫 (25°C) 與標準核心電壓條件下, 記錄 PUF 的原始輸出序列, 將其定義為系統必須維持的基準響應 (reference response)。
3. 全域參數掃描與最佳化: 針對每一組離散化的環境特徵向量 T_i, V_j , 執行以下流程:
 - 以 XADC 讀數作為環境索引, 並對 delay_ctrl ($0 \sim 255$) 進行全域掃描。
 - 計算當前響應與基準響應之漢明距離 (Hamming distance) 作為代價函數 (cost function)。
 - 計算能使位元錯誤率最小化的全域最佳解, 即為該環境下的最佳補償參數 D_{opt} 。
4. 校正模型硬體化: 將取得之「環境特徵向量 $(T, V) \rightarrow$ 最佳補償參數 D_{opt} 」映射表, 寫入 FPGA 的 BRAM 中, 完成查找表的硬體部署, 實現低延遲的即時查詢校正。

步驟三、XADC 回授控制系統整合

- **實作目標:** 基於步驟二建立的模型, 利用硬體閉迴路控制, 實現不依賴外部 CPU 的即時物理層補償。
- **實作方法:**
 1. 環境監控介面: 啟用 XADC IP 核之動態重組埠 (DRP) 讀寫暫存器, 將其配置為連續序列模式 (continuous sequence mode), 以最高採樣率即時監控晶片核心溫度 (T_{die}) 與核心電壓 (V_{ccint}), 作為回授控制的輸入訊號。
 2. 有限狀態機控制邏輯: 設計一專用硬體 FSM 控制器, 執行以下週期性循環:
 - 讀取: 透過 DRP 讀取 XADC 輸出的 12-bit 環境數據。
 - 查表: 以環境數據為位址, 存取 BRAM 中的校正模型, 取得對應的補償參數。
 - 遲滯: 使用遲滯決策機制 (hysteresis decision mechanism), 僅在環境變化超過預設閾值 (threshold) 時才觸發參數更新, 避免因感測器雜訊導致 delay_ctrl 頻繁震盪, 確保系統穩定性。
 - 更新: 將新的 delay_ctrl 訊號寫入 tunable PUF, 完成物理層的即時延遲修正。

步驟四、信任根整合與驗證

- **驗證目標:** 將高穩定性的熵源轉化為符合國際標準的抗量子金鑰, 並透過量化數據驗證本架構的資源優勢。
- **實作方法:**
 1. 後處理 (post-processing) 電路: 實作符合 NIST FIPS 202 標準之輕量化 SHAKE-256 (Keccak) 模組。利用其海綿結構 (sponge construction) 特性, 對校正後的 PUF 響應進行熵萃取 (entropy extraction), 生成符合 FIPS 203 (ML-KEM) 規範所需之 256-bit 或 512-bit 高強度種子。
 2. 隨機性驗證: 利用 UART 介面將生成的種子序列傳輸至主機端, 執行 NIST SP 800-22 統計測試套件, 確保通過全數 15 項統計指標, 證實其具備密碼學等級之隨機性。
 3. 資源效益分析: 量化比較本計畫之「XADC 主動補償架構」與傳統「PUF + BCH ECC」方案在 FPGA Slice LUTs、Flip-Flops 及 BRAM 的資源消耗。預期本架構在移除高硬體開銷的 ECC 電路後, 能顯著提升面積效益, 達成 IoT 邊緣裝置所需的輕量化目標。

(五) 預期結果

本計畫預計產出一套完整之「具備環境感測能力之抗量子硬體信任根原型 (prototype)」。除硬體電路外，具體之技術產出、驗證報告與系統展示成果如下：

1. 關鍵技術指標驗證

- 物理層可靠度分析報告：產出不同溫度操作點 ($0^{\circ}\text{C} \sim 80^{\circ}\text{C}$) 之位元錯誤率 (BER) 實測數據圖表。驗收標準為：經 XADC 主動補償後，PUF 原始錯誤率需由未校正前之 $>5\%$ 穩定收斂至 $<3\%$ ，證實系統具備取代高階 ECC 之物理穩定性。
- 硬體資源效益評估報告：針對 FPGA 資源使用率提出量化比較分析。驗收標準為：本架構 (XADC 主動補償 + 輕量級 ECC) 相較於對照組 (PUF + BCH(127,64))，其 Slice LUTs 邏輯資源消耗需降低 30% 以上，以證明其適用於 IoT 邊緣裝置之輕量化優勢。

2. 國際標準合規性與系統功能驗證

- 符合 NIST 標準之隨機性檢測報告：提交 NIST SP 800-22 統計測試套件之完整執行紀錄。驗收標準為：生成的亂數種子需全數通過 15 項指標 (含 Frequency, Runs, FFT Test 等)，證明其熵值品質符合密碼學安全規範。
- 抗量子硬體模組之整合與產出：基於開源的 ML-KEM (Kyber) Verilog 架構，完成其與 PUF 熵源之底層整合，產出具備實用價值之硬體矽智財 (IP Core)。驗收標準為：該模組能利用 PUF 生成之種子，正確執行符合 FIPS 203 標準之金鑰封裝 (encapsulation) 與解封裝 (decapsulation) 流程，並通過標準測資 (test vectors) 驗證。

3. 系統原型展示

- 即時環境感知抗量子金鑰生成系統：完成包含 FPGA 開發板與 PC 端監控軟體之實體展示平台，驗證本計畫提出之主動補償架構於真實硬體環境之可行性。
- 動態環境壓力測試：規劃於劇烈溫變情境下進行實機展示，使用外部熱源 (如熱風槍) 對晶片施加與移除熱應力，模擬極端環境干擾。展示過程中，系統 GUI 介面將即時繪製 XADC 偵測之溫度變化曲線，並同步顯示 PUF 延遲參數 (delay_ctrl) 之自動追蹤與補償動態。最終驗收標準為：在上述溫變過程中，後端 PQC 金鑰生成功能需保持連續運作，且無發生位元錯誤，證實系統具備高強健性之環境適應能力。

(六) 需要指導教授指導內容

本計畫涉及跨層級的軟硬體整合，針對實作過程中可能遭遇的關鍵技術瓶頸，擬請教授給予以下指導：

1. FPGA 底層實體實作與時序約束

PUF 的熵源來自極細微的製程變異，極易受佈線差異影響。擬請指導如何利用 Vivado 的 Tcl Script 進行手動佈線，或是編寫高階的 XDC 約束檔 (constraints)，將關鍵的 CARRY4 延遲鏈與多工器路徑實體鎖定，避免每次重新合成 (re-synthesis) 導致 PUF 特性飄移。

2. 混合訊號之訊號完整性與電源設計

由於 XADC 類比輸入端對電源雜訊 (power noise) 極度敏感，直接影響溫度感測的精確度與補償效果。擬請指導 PCB 層級的電源完整性 (power integrity) 設計，包括類比電源 (V_{CCADC}) 的濾波電路設計、去耦電容 (decoupling capacitor) 的最佳配置位置，以及類比/數位接地 (AGND/DGND) 的分離與單點接地處理技巧。

3. 抗量子演算法之硬體微架構優化

針對 SHAKE-256 與 ML-KEM 演算法的高運算量特性，擬請指導如何進行管線化與迴圈展開等微架構優化技術。目標是在有限的 FPGA 資源下，解決關鍵路徑 (critical path) 過長導致的時序違反 (timing violation)，以達到最佳的時脈頻率與系統吞吐量 (throughput)。

(七) 參考文獻

- [1] Z. He, C. Wang, T. Ke, Y. Zhang, W. Cao, and J. Jiang, “A highly reliable FPGA-based RO PUF with enhanced challenge response pairs resilient to modeling attacks,” *IEICE Electron. Express*, vol. 18, no. 20, pp. 1–6, Oct. 2021.
- [2] W. Guo and S. Li, “Highly-efficient hardware architecture for CRYSTALS-Kyber with a novel conflict-free memory access pattern,” *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 70, no. 11, pp. 4505–4515, Nov. 2023.
- [3] M. Grossi, M. Omaña, C. Metra, and A. Acquaviva, “FPGA implemented RO-based PUFs for user authentication in the Metaverse,” in *Proc. IEEE Int. Symp. Emerging Metaverse (ISEMV)*, 2025, pp. 121–128.
- [4] J. Bian, Z. Huang, R. Liu, Y. Lin, Z. Yang, H. Liang, and A. Yan, “A RO-integrated-LFSR-based nonlinear strong PUF with intrinsic modeling attacks resilience,” in *Proc. IEEE Int. Test Conf. Asia (ITC-Asia)*, 2024, pp. 106–111.
- [5] Z. Ni, A. Khalid, D. Kundi, M. O’Neill, and W. Liu, “HPKA: A high-performance CRYSTALS-Kyber accelerator exploring efficient pipelining,” *IEEE Trans. Comput.*, vol. 72, no. 12, pp. 3340–3353, Dec. 2023.
- [6] Z. Wang, Z. Zhang, Y. Su, Y. Lao, and K. K. Parhi, “Hardware security linking everything: From lightweight PUF to post-quantum cryptography hardware,” in *Proc. IEEE 17th Int. Conf. Solid-State Integr. Circuit Technol. (ICSICT)*, Beijing, China, Oct. 2024.
- [7] L. Samal, R. Kori, and K. Mahapatra, “A secure FPGA-based IoT gateway for smart home automation using PUF-based authentication,” in *Eng. Proc. 12th Int. Electron. Conf. Sens. Appl. (ECSA)*, vol. 118, no. 1, Nov. 2025, Art. no. 61.
- [8] *Module-Lattice-Based Key-Encapsulation Mechanism Standard*, FIPS Pub. 203, Nat. Inst. Stand. Technol., Gaithersburg, MD, USA, Aug. 2024.
- [9] *7 Series FPGAs and Zynq-7000 SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter User Guide*, document UG480 (v1.11), AMD Xilinx, San Jose, CA, USA, Jun. 2022.