



Thales Silicon Security

Ecole des Mines de Saint-Etienne (EMSE)

# Optimisation d'un processeur RISC-V pour la cryptographie et la consommation

Du 1er avril 2025 au 22 aout 2025

Stage technique (2A)

GUILLOUX Kévin, promotion EI23

 $\frac{\text{Tuteur entreprise}:}{\text{ALLART Côme}}$ 

<u>Tuteur académique :</u> POTIN Olivier

#### Remerciements

Je remercie...

Je remercie...

Je remercie...

 ${\rm Je\ remercie...}$ 

 ${\rm Je\ remercie...}$ 

Je remercie...

Je remercie...

Je remercie...

Je remercie...

Je remercie...

 ${\rm Je\ remercie...}$ 

 ${\rm Je\ remercie...}$ 

Je remercie...

Je remercie...

Je remercie...

Je remercie...





#### Sommaire

I.	Introduction	1
II.	Presentation de l'entreprise d'acceuil : Thales	2
III.	Optimisation d'un processeur RISC-V pour la Cryptographie	3
IV.	Régulation de la consommation de puissance d'un processeur RISC-V	4
V	Conclusion	Ľ





### Liste des Figures





#### I. Introduction





#### II. Presentation de l'entreprise d'acceuil : Thales





## III. Optimisation d'un processeur RISC-V pour la Cryptographie





## IV. Régulation de la consommation de puissance d'un processeur RISC-V





#### V. Conclusion



