PORTFOLIO

Cho Mingi, SW Engineer

Age

1997/11/21 (26세)

Email

ring9714@gmail.com

Phone

+82 10-6639-5650

About Me

안녕하세요, 조민기 입니다.

학부 시절 전자공학을 전공했으며 OS, 자료구조, 알고리즘 등의 흥미를 바탕으로 전자공학도로서 HW를 이해하는 SW 엔지니어의 꿈을 이루고 있습니다.

특히 ARM 기반 Firmware 개발 및 스케줄러 설계, SoC 기반 SW 개발 역량과 함께 전장 SW 엔지니어로써의 비전을 가지고 있습니다.

제가 가진 문제 해결 역량을 바탕으로 세상의 변화에 기여하고, 배움을 나누며 함께 성장하고 싶습니다.



Non-Volatile Memory Systems # Real - Time System #Arm Embedded Systems # System Software # Web Development # HW Design 취미 헬스, 바둑, 여행 공인 어학 2023.08.30 OPIC IH

학력사항

EDUCATION

경북대학교 전자공학부 졸업(B.S, 2016.02 ~ 2022.02) 3.62 / 4.5

- Undergraduate Research Intern at https://ai-soc.github.io/ (2020.08 ~ 2021.03)

 Paper : 폴링기반 통신 시스템을 위한 에너지 인지적인 동적 주파수 조절 알고리즘, 한국정보통신학회논문지 Vol. 26, No. 9: 1405~1411, Sep. 2022
- Work Experience as Embedded SW Engineer (2020.12 ~ 2021.02) at IEETU(http://www.eplatform.co.kr/company/)
- KNU HustarICT Embedded SW Engineer Track (2020.03 ~ 2022.02) https://hustar-ict.knu.ac.kr/

EXPERIENCE

대구경북과학기술원 전기전자컴퓨터학과(Integrated M.S/B.S, 2022.03 ~ 2023.06)

- I was member of https://rtcl.dgist.ac.kr/
- Teaching Experience : Algorithm (2022, Fall)

삼성 청년 SW 아카데미(2024.01~)

- Academic Excellence Award
- Acquired Samsung SW Certification

Skills & Tools

소프트웨어 능력		
소프트웨어 명	주요 사용 능력	
Programming Language	C (firmware), Java (web)	
Vivado	FPGA(Zynq) based SoC Firmware development	
Linux	Linux System Programming, Driver development	
STM32 CubeIDE, S32 Design Studio	MCU firmware Development (STM32, NXP board)	
Spring Tool Suite	Web development (Frontend / Backend)	

Project 경험		
프로젝트 주제	내용	
ARM MCU firmware development	ARM기반 MCU상에서 드라이버 설계 및 싱글코어 기반 임베디드 OS 개발	
Linux mq-block driver development	리눅스 멀티큐 구조에 대한 학습 및 커널 드라이버 개발	
SSD flash translation layer design	낸드플래시 기반의 SSD가 가진 문제점에 대해 학습하고 매핑 테이블 사이즈 및 응답시 간 및 지연율을 줄이기 위한 FTL 알고리즘 개발	
FPGA based HW/SW co-design	Xilinx사의 Zynq FPGA를 활용한 이미지 필터링 가속기 설계(SW펌웨어 개발)	

PROJECTS

- 1. ARM based MCU Development
- 2. Flash Translation Layer Design
- 3. Linux multi-queue driver Development
- 4. Zynq Image Filtering Acceleration


1-1. ARM based MCU Development – Spectrum Analyzer

프로젝트 주제	ARM 기반 MCU 펌웨어 및 임베디드 OS 설계 (2021.03~ 2021.06)
개요	임베디드 시스템 및 ARM구조에 대해 학습한 내용을 바탕으로 실제 MCU보드의 부트로더 및 드라이버를 구현하고 ADC드라이버를 통해 입력되는 아날로그 음성신호에 대해 고속퓨리에 변환(FFT)을 통해 주파수 영역대로 변환, MATLAB연동 실시간 시각화를 목표로 하였습 니다.
	1. HW Specification에 기반한 부팅프로세스 및 레지스터 매핑, 인터럽트 설정 등을 통한 드라이버 개발 2. ADC드라이버를 통해 입력되는 음성신호를 바탕으로 FFT연산(쿨리-튜키 알고리즘), 노이즈제거를 위한 Hamming Window 도입 3. UART기반 MATLAB연동 실시간 시각화(Tone Generator를 통한 주파수 분해 확인)
내용	1. MCU Peripheral 설계 ARM Cortex M4 based MCU April 1
고 찰	 프로젝트 진행 시 임의의 주파수 영역대에 대한 출력이 되지 않는 오류를 파악했습니다. 원인분석 결과 펌웨어 설계 시 하드웨어 인 터럽트 부분에서 데이터 수신 및 FFT 연산에 대한 처리를 모두 수행해 연산 수행 시간 동안 입력데이터에 대한 손실이 발생한다는 점을 파악하였습니다. 이에 리눅스 커널의 인터럽트 후반부 처리방식 및 더블 버퍼링을 활용해 데이터 수신부와 실제 데이터 처리부를 구분하였고, 그 결과 입력 데이터 손실을 제거할 수 있었습니다.

1-2. ARM based MCU Development – Embedded RTOS

프로젝트 주제	ARM 기반 MCU 펌웨어 및 임베디드 OS 설계 (2021.09~ 2021.11)
개요	 싱글코어 기반 임베디드 시스템에서 멀티태스킹 구조의 필요성을 느끼고 직접 우선순위 기반 비선점 스케줄러를 구현하였습니다.
소스코드	https://github.com/MinkiJo/MINTOS
개발환경	Linux, QEMU(MCU 가상화), OPENOCD, MCU-STM32F4Discovery (ARM Cortex-M)
	1. 태스크 구조 작성 : 태스크의 스택 사이즈 설정 및 스택 base address 설정을 통한 정적할당, 태스크 상태(Sleep, Running) 변수 설정 4byte
내용	2. ARM Instruction, 함수호출규약을 통한 어셈블리 레벨 문맥교환 구현 :링커레지스터 및 스택포인터, 프로그램 카운터등의 레지스터 및 ARM의 r0~r12의 범용 레지스터들에 대한 Load 및 Save 함수 구현
	3. 우선순위 큐 설계 : Heap자료구조 기반 우선순위 큐 설계
	4. 함수 API사용 태스크 내부 yield호출을 통해 태스크가 직접 자원을 반납하는 비선점 스케줄링 구현
	• 해당 구조를 통해 태스크의 상태 및 우선순위를 조정하여 응답성을 높일 수 있으며, 앞선 FFT 연산과 같은 인터럽트 후반부 처리에 대해 스케줄링 가능한 구조로 프로그래밍할 수 있음을 보였습니다.
고찰	• 실시간 OS에 대해 학습하게 된 계기가 되었습니다. Deadline이 존재하는 hard real-time system의 경우 비선점 스케줄링 방식보다 timer 인터럽트를 통한 선점형 방식이 사용되고, 이에 따라 싱글코어 기반의 EDF 및 RM 등의 스케줄링 개념에 대해 이해했습니다. 더 나아 가 해당 임베디드 OS를 사용해 I/O 워크로드가 많은 시스템에서 동적 주파수 조절 알고리즘을 설계하고, 한국정보통신학회에 게재하 였습니다.

2. Flash Translation Layer Design



2. Flash Translation Layer Design

프로젝트 주제	낸드플래시 기반 SSD에서 기존의 DFTL방식을 개선한 FTL 설계 (2021.06 ~ 2021.08, 2023.03 ~ 2023.06)
Simulator	FlashFTLDriver (https://github.com/dgist-datalab/FlashFTLDriver)
Configuration	Read:50us Write:500us Erase:2000us, SSD: 32GB, Page:4KB, Page Per Block: 512, LRU Cache Size: 32KB
Workload	MSR trace(trace-driven, https://trace.camelab.org/Citation.html)
결과	Cache Hit Ratio (%) Average Response Time 80 0.8 0.8 0.6 0.4 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2
고찰	 구현에 있어 시뮬레이터에 대한 분석이 가장 시간이 많이 소모되었습니다. 대규모 소스코드를 분석하고 변형해 본 경험을 쌓았습니다. 또한 캐시 크기가 너무 커졌을 시 hit ratio가 약 99%에 도달하여 성능차이가 없음을 확인하고 적절한 크기로 선택했으며, 워크로드의 read/write 비율, locality에 따른 성능의 차이를 분석해 봄으로써 아키텍처에 대한 고찰을 다시 한번 할 수 있었습니다. 해당 설계에서 또 하나의 최적화 방법으로 논리주소와 물리 주소의 선형 관계성을 활용해 메모리 사용량을 감소시켰습니다. 이에 추가적으로 linear regression 등의 머신러닝 기법을 활용해 메모리 사용을 최적화하는 연구로 활용될 수 있음을 확인하였습니다.

3. Linux multi-queue driver development

프로젝트 주제	리눅스 단일큐 기반 블록 드라이버와 멀티큐 기반 블록	루드라이버 성능비교 (2022.04 ~ 2022.06)
개요	NVMe SSD와 같은 빠른 저장장치 등장에 따라 기존의 커널구조가 가진 단일이에 여러 큐를 사용해 동시에 여러 I/O 요청을 하여 병목현상을 줄이는	
소스코드	https://github.com/MinkiJo/mqbrd	
용	1. 개발환경 선정(Linux Kernel 4.4.1), 커널 빌드 및 설치 2. Skeleton 코드 작성및 request_fn 형태의 callback기반 I/O수행 확인, bio 당 3. Null_blk 기반 싱글큐 드라이버 콜스택 분석 (Null_blk은 실제 리눅스 커녕 4. 멀티큐 드라이버 콜스택 분석(SW-HW queue mapping) 5. Fio 벤치마크 기반 성능 비교 Submit_bio File System Block Layer(Plugging, Elevator.) Griver Init function map queue init mybrd_request_fn device Single Queue based	·


3. Linux multi-queue driver development

프로젝트 주제	리눅스 단일큐 기반 블록 드라이버와 멀티큐 기반 블록드라이버 성능비교 (2022.04 ~ 2022.06)
개발환경	Linux Kernel 4.4, virtualbox ubuntu 16.04, CPU=4
BenchMark	Flexible I/O Tester (FIO), 16GB libaio, direct=1, 512 job을 생성하여 멀티코어기반 시스템에서 성능을 비교
	Linux multi queue block driver 32
결과	2,500 (13) r(3);
	Fio 벤치마크 수행 Single queue ■ multi queue
고찰	 커널 콜 스택분석에 있어 난이도가 있는 프로젝트 였습니다. 서칭 및 공식문서 뿐만아니라 dmesg등의 커널로그를 활용해 분석하였고 특히 write동작시의 콜스택 분석은 page buffer의 역할로 인해 I/O요청이 드라이버까지 전달되지 않았습니다. 이에 read 명령어를 통해 디버깅 하였습니다. 실제 데이터 저장 및 불러오기를 확인하기 위해 Radix Tree 자료구조 기반의 램드라이브를 설계하였습니다. 이는 커널상의 실제 페이지 캐시등에 사용되는 자료구조에 대한 이해력을 기를 수 있었습니다. I/O완료시 SoftIRQ를 활용해 지연처리함으로써 인터럽트 후반부기법을 실제로 활용해본 좋은 경험이었습니다.

4. Zynq Image Filtering Accerelation

하드웨어 연산을 통한 처리속도를 비교하였습니 팀원 4 (역할: SW 상에서 이미지 연산속도 측정, DMA 1. Verilog언어 활용 RTL레벨 Image Processing IP 3 2. DMA 사용 디바이스 내 Memory-> IP (load) 및 F	A 및 Image Processing Interrupt Service 개발) 설계 : Convolution 연산의 PipeLining구축 FIFO를 통한 IP->Memory (Save)설계, Image Processing 및 DMA receive완료시 인터럽트 ation수행
1. Verilog언어 활용 RTL레벨 Image Processing IP 3 2. DMA 사용 디바이스 내 Memory-> IP (load) 및 F	설계 : Convolution 연산의 PipeLining구축 FIFO를 통한 IP->Memory (Save)설계, Image Processing 및 DMA receive완료시 인터럽트 ation수행
2. DMA 사용 디바이스 내 Memory-> IP (load) 및 I	FIFO를 통한 IP->Memory (Save)설계, Image Processing 및 DMA receive완료시 인터럽트 ation수행
설정을 통해 PS에 통지방식 선정, 이후 IP Integra 3. SDK활용 Software Firmware를 통한 장치 초기호 4. 소프트웨어(C based)상 연산 수행속도와 Image [Architecture] UB Memory	와 및 이미시 데이터 선공 저리(My Main Task!) ge processing 가속기를 활용한 연산 수행속도 비교 Diagram * Address Eiller * QQQ IX NO QQ 로 한 + PA P P P P P P P P P P P P P P P P P

4. Zynq Image Filtering Acceleration



Thank You