



中国科学技术大学
University of Science and Technology of China

计算机体系结构

周学海

xhzhou@ustc.edu.cn

0551-63492149

中国科学技术大学



第7章

多处理器及线程级并行

7.1 引言

7.2 集中式共享存储器体系结构

7.3 分布式共享存储器体系结构

7.4 存储同一性

7.5 同步与通信



- 并行计算机体系结构: SISD, SIMD, MISD, **MIMD**
- **MIMD 的通信模型及存储器结构**
 - 地址空间的组织模式: 共享存储(多处理机) vs. 非共享存储(多计算机)
 - 通信模型: LOAD /STORE指令 vs. 消息传递
- **共享存储的MIMD结构**
 - 集中式共享存储 (SMP) vs. 分布式共享存储 (DSM)
- **共享存储器结构的存储器行为**
 - Cache一致性问题 (Coherence): 使得多处理机系统的Cache像单处理机的Cache一样对程序员而言是透明的
 - 存储同一性问题(Consistency): 在多线程并发执行的情况下, 提供一些规则来定义“正确的”共享存储器行为。通常允许有多种运行顺序



- **Cache 一致性 (定义)**

- 处理器P对X写之后又对X进行读，读和写之间没有其它处理器对X进行写，则读的返回值总是**写进的新值**。
- 处理器对X写之后，另一处理器对X进行读，读和写之间无其它写，则读X的返回值应为**写进的新值**。
- 对同一单元的写是顺序化的，即**任意两个处理器对同一单元的两次写，从所有处理器看来顺序是相同的**。


- **共享数据块的跟踪：监听和目录**

- Cache一致性协议实现：写作废和写更新

- **集中式共享存储体系结构**

- Snoopy Cache-Coherence Protocols

2、实现一致性的基本方案



- 在一致的多处理机中，Cache提供两种功能
 - 共享数据的**迁移**：共享块迁移到私有Cache中（强调远程访问）
 - 降低了对远程共享数据的访问延迟和对共享存储器的带宽要求。
 - 共享数据的**复制**：共享块被复制到私有Cache中
 - 不仅降低了访存的延迟，也减少了访问共享数据所产生的冲突。
- 小规模多处理机不是采用软件而是**采用硬件技术实现Cache一致性**

集中式共享存储基本模型




FIGURE 2.1: Baseline system model used throughout this primer.



Cache一致性协议:

- 对多个处理器维护存储一致性的协议
- **关键：跟踪共享数据块的状态**
- **共享数据状态跟踪技术**
 - 目录：物理存储器中共享数据块的状态及相关信息均被保存在一个称为目录的地方。
 - 监听：每个Cache除了包含物理存储器中块的数据拷贝之外，也保存着各个块的共享状态信息。



3、基于监听的两种协议

• 写作废协议

- 在一个处理器写某个数据项之前保证它对该数据项有唯一的访问权（如何保证？）
- 例 在写回Cache的条件下，监听总线中写作废协议的实现。

处理器行为	总线行为	CPU A Cache内容	CPU B Cache内容	主存X单元内容
				0
CPU A 读X	Cache失效	0		0
CPU B 读X	Cache失效	0	0	0
CPUA将X单元写1	作废X单元	1		0
CPU B 读X	Cache失效	1	1	1



• 写更新协议

- 当一个处理器写某数据项时，通过广播使其它Cache中所有对应的该数据项拷贝进行更新。
- 例 在写回Cache的条件下，监听总线中写更新协议的实现。

处理器行为	总线行为	CPUA Cache内容	CPUB Cache内容	主存X单元内容
				0
CPU A 读X	Cach失效	0		0
CPU B 读X	Cach失效	0	0	0
CPUA将X单元写1	广播写X单元	1	1	1
CPU B 读X		1	1	1



写更新和写作废协议性能上的差别

- 对**同一数据（字）**的多个写而中间无读操作情况,写更新协议需进行多次写广播操作,而在**写作废协议下只需一次作废操作**
- 对同一块中多个**（不同）字**进行写,写更新协议对每个字的写均要进行一次广播,而在**写作废协议下仅在对本块第一次写时进行作废操作**
- 一个处理器写到另一个处理器读 之间的延迟通常在写更新模式中较低。而在**写作废协议中,需要读一个新的拷贝**
- 在基于总线的多处理机中, **写作废协议成为绝大多数系统设计的选择。**



7.2-2 集中式共享存储结构的 Cache一致性协议

01

基本思路

02

MSI协议

03

MESI、MOESI协议

04

Cache一致性引起的失效（缺失）




4. 监听协议的基本实现技术

- 小规模多处理机中实现写作废协议的关键**利用总线进行作废操作**,每个块的有效位使作废机制的实现较为容易。
- 写直达Cache, 因为所有写的数据同时被写回主存, 则从主存中总可以取到最新的数据值。
- 对于写回Cache, 得到数据的最新值会困难一些, 因为最新值可能在某个Cache中, 也可能在主存中。
- 在写回Cache条件下的实现技术
 - 用Cache中块的标志位实现监听过程。
 - 给每个Cache块加特殊的状态位说明它是否为共享。




Shared Memory Multiprocessor



利用监听机制来保持处理器看到的存储器的视图一致





Snoopy Cache-Coherence Protocols



- **总线作为广播的媒介&Caches可知总线的行为**
 - 总线上的事务对所有Cache是可见的
 - 这些事务对所有控制器以同样的顺序可见
- **Cache 控制器监测 (snoop) 共享总线上的所有事务**
 - 根据Cache中块的状态不同会产生不同的事务
 - **通过执行不同的总线事务来保证Cache的一致性**
 - Invalidate, update, or supply value

一致性的实现



Coherence controller: 实现一组有限状态机（逻辑上说，每个块对应一个独立的、但又规则一致的有限状态机）


左边：Cache controller 作为Coherence controller.

右边：memory controller 作为Coherence controller




Implementing a Snooping Protocol

- **Cache 控制器接收两方面的请求输入：**
 - 处理器的请求 (load/store)
 - 监测器 (snooper)的总线请求/响应
- **Cache 控制器根据这两方面的输入产生动作**
 - 更新Cache块的状态
 - 提供数据
 - 产生新的总线事务





一个简单Snooping Cache 一致性协议



Cache 协议的输入和输出

缩写	描述
PrRD	处理器读
PrWr	处理器写
BusRd	对块的读请求
BusWrite	写一个字到内存，并且无效掉其他拷贝
BusUpgr	无效掉其他拷贝
BusUpdate	更新其他拷贝
BusRdx	读一个块，同时无效掉其他拷贝
Flush	给请求Cache提供一个块

- 假设:每个处理器的Cache是阻塞式Write through 写分配的
- 简单协议的潜在瓶颈
 - 所有的写请求都会发送总线事务
- 实际情况:
 - 不管多处理器运行多个独立程序还是一个并程序，不管多处理器运行多个独立程序还是一个并程序，处理器间**共享的内存块**都是**很少**的，**绝大部分块**是单个处理器**独占访问**的
 - 优化手段：将访问非共享的读和写请求在本地解决，而不发生需要同其他Cache交互的总线事务，就可以明显获益

7.2-2 集中式共享存储结构的 Cache一致性协议

01

基本思路

02

MSI协议

03


MESI、MOESI协议

04

Cache一致性引起的失效（缺失）



MSI Write-Back Invalidate Protocol



- **3 states:**

- **M**odified: 仅该cache拥有修改过的、有效的该块copy
- **S**hared: 该块是干净块，其他cache中也可能含有该块，存储器中的内容是最新的
- **I**nvalid: 该块是无效块 (invalid)

- **4 bus transactions:**



- Read Miss : 服务于 Read Miss on Bus
- Write Miss: 服务于 Write Miss on Bus, 得到一个独占的块
- Invalidate: 作废该块在其他处理器中的Copy
- Write back: 替换操作，将修改过的块写回

- **写操作时，作废所有其他块**

- 当有多个副本，直到Invalidate transaction出现在总线上，写操作才算完成
- 写串行化：总线事务在总线上串行化



MSI Snoopy Cache Coherence Protocol



当所访问的块的最新数据在某个私有Cache时，在读写失效时，数据的提供者是拥有该块数据的私有Cache。
动作：Write-back block; abort memory access



MSI Snoopy Cache Coherence Protocol

Request	Source	State Transition	Action and Explanation
Read Hit	Processor	Shared or Modified	Normal Hit: Read data in private data cache (no transaction)
Read Miss	Processor	Invalid → Shared	Normal Miss: Place read miss on bus , change state
Read Miss	Processor	Shared	Replace block: Place read miss on bus
Read Miss	Processor	Modified → Shared	Write-Back block, Place read miss on bus , change state
Write Hit	Processor	Modified	Normal Hit: Write data in private data cache (no transaction)
Write Hit	Processor	Shared → Modified	Coherence: Place invalidate on bus (no data), change state
Write Miss	Processor	Invalid → Modified	Normal Miss: Place write miss on bus , change state
Write Miss	Processor	Shared → Modified	Replace block: Place write miss on bus , change state
Write Miss	Processor	Modified	Write-Back block, Place write miss on bus
Read Miss	Bus	Shared	Serve read miss from shared cache or memory
Read Miss	Bus	Modified → Shared	Coherence: Write-Back & Serve read miss , change state
Invalidate	Bus	Shared → Invalid	Coherence: Invalidate shared block in other private caches
Write Miss	Bus	Shared → Invalid	Coherence: Invalidate shared block in other private caches
Write Miss	Bus	Modified → Invalid	Coherence: Write-Back & Serve write miss, Invalidate



Example on MSI Cache Coherence


Request	Processor P1			Processor P2			Bus			Memory	
	State	Addr	Value	State	Addr	Value	Proc	Addr	Action	Addr	Value
P1: Write 10 to A1							P1	A1	Wr Miss	A1	15
	M	A1	10								
P1: Read A1 (Hit)	M	A1	10								
P2: Read A1							P2	A1	Rd Miss		
	S	A1	10				P1	A1	Wr Back	A1	10
				S	A1	10	P2	A1	Transfer		
P2: Write 20 to A1							P2	A1	Invalidate		
	I	A1	10	M	A1	20				A1	10
P2: Write 40 to A2				M	A2	40				A2	25

- Assume that A1 and A2 map to same cache block
- Initial cache state is invalid



Write-back Cache

- **Cache块状态**
 - Invalid, Valid (clean), Modified (dirty)
- **Processor / Cache 操作**
 - PrRd, PrWr, block Replace
- **总线事务 (仅传送Cache-block)**
 - Bus Read (BusRd), Write-Back (BusWB)
 - 仅传送cache-block
- **针对Cache一致性的块状态调整**
 - Treat Valid as Shared
 - Treat Modified as Exclusive
- **引入新的总线事务**
 - Bus Read-eXclusive (BusRdX)
 - BusRdX -> Bus read with intention to write






MSI Write-Back Invalidate Protocol

- **3 states:**

- Modified: 仅该cache拥有修改过的、最新的该块copy, 存储器中的内容是旧的
- Shared: 该块是干净块, 其他cache中也可能含有该块, 存储器中的内容是最新的
- Invalid: 该块是无效块 (invalid)

- **4 bus transactions:**


- Bus Read: 读失效时产生BusRd总线事务
- Bus Read Exclusive (总线排他读) : BusRdX
 - BusRdX -> Bus read with intention to write
 - 得到独占的 (exclusive) cache block
- Bus Write-Back: BusWB用于cache 块的替换
- Flush on BusRd or BusRdX
 - Cache将数据块放到总线上 (而不是从存储器取数据) 完成 Cache-to-cache的传送, 并更新存储器






State Transitions in the MSI Protocol

- **Processor Read**
 - Cache miss \Rightarrow 产生BusRd事务
 - Cache hit (S or M) \Rightarrow 无总线动作
- **Processor Write**
 - 当在非Modified状态时, 产生总线BusRdX 事务, BusRdX 导致其他Cache中的对应块作废 (invalidate)
 - 当在Modified状态时, 无总线动作
- **Cache的Replace操作**
 - 在S态, 被换出的块标识为 Invalidate
 - 在M态, 被换出块标识为Invalidate, \Rightarrow BusWB
- **Observing a Bus Read**
 - 如果该块是 Modified, 产生Flush总线事务
 - 更新存储器和有需求的Cache
 - 引起总线事务的Cache块状态 \Rightarrow Shared
- **Observing a Bus Read Exclusive**
 - 作废相关block
 - 如果该块是modified, 产生Flush总线事务





Example on MSI Write-Back Protocol



Processor Action	State P1	State P2	State P3	Bus Action	Data from
1. P1 reads u	S			BusRd	Memory
2. P3 reads u	S		S	BusRd	Memory
3. P3 writes u	I		M	BusRdX	Memory
4. P1 reads u	S		S	BusRd, Flush	P3 cache
5. P2 reads u	S	S	S	BusRd	Memory



Lower-level Design Choices

- **当 M态的块观察到BusRd 时，变迁到哪个态**
 - $M \rightarrow S$ or $M \rightarrow I$ 取决于访问模式
- **Transition to state S**
 - 如果不久会有本地读操作，而不是其他处理器的写操作
 - 比较适合于经常发生读操作的访问模式
- **Transition to state I**
 - 经常发生其他处理器写操作
 - 比较适合数据迁移操作：即本地写后，其他处理器将会发出读和写请求，然后本地又进行读和写。即连续的对称式访问模式。
- **不同选择方案会影响存储器的性能**




Satisfying Coherence

• 写传播(Write propagation)

- 对shared 或invalid块的写，其他cache都可见
 - 使用BusRdX 事务作废其他Cache中的块
 - 其他处理器在未看到该写操作的效果前体验到的是Cache Miss


• 写串行(Write serialization)

- 出现在bus上的写操作(BusRdX)被总线串行化
 - 所有处理器（包括发出写操作的处理器）以同样的方式排序
- 并不是所有的写操作都会出现在总线上
 - 对modified 块的写序列来自同一个处理器 (P) 将不会产生总线事务
 - 同一处理器是串行化的写：由P进行读操作将会看到串行序的写序列
 - 其他处理器对该块的读操作：会导致一个总线事务，这保证了写操作的顺序对其他处理器而言也是串行化的。



recap

- 共享数据块的跟踪：监听和目录
- Cache一致性协议实现：写作废和写更新
- 集中式共享存储 Cache一致性协议
 - Snooping协议：MSI, MESI, MOESI
- **Coherency Misses**
 - True Sharing
 - False Sharing






MSI Write-Back Invalidate Protocol

- **3 states:**

- Modified: 仅该cache拥有修改过的、有效的该块copy
- Shared: 该块是干净块，其他cache中也可能含有该块，存储器中的内容是最新的
- Invalid: 该块是无效块 (invalid)

- **4 bus transactions:**

- Bus Read: 读失效时产生BusRd总线事务
- Bus Read Exclusive (总线排他读) : BusRdX
 - BusRdX -> Bus read with intention to write
 - 得到独占的 (exclusive) cache block
- Bus Write-Back: BusWB用于cache 块的替换
- Flush on BusRd or BusRdX
 - Cache将数据块放到总线上 (而不是从存储器取数据) 完成 Cache-to-cache的传送，并更新存储器





7.2-2 集中式共享存储结构的 Cache一致性协议

01

基本思路

02

MSI协议

03

MESI、MOESI协议

04

Cache一致性引起的失效（缺失）



MESI Write-Back Invalidation Protocol

- **MSI Protocol的缺陷:**

- 读进+修改一个block, 产生2 个总线事务

- 首先是读操作产生 BusRd (I→S), 并置状态为Shared, 写更新时产生 BusRdX (S→M)
 - 即使一个块是Cache独占的这种情况仍然产生2个总线事务
 - 使用多道程序负载时, 这种情况很普遍

- **增加exclusive state, 减少总线事务**

- Exclusive state 表示仅当前Cache包含该块, 且是干净的块
 - 区分独占块的 “clean” 和 “dirty”
 - 一个处于exclusive state的块, 更新时不产生总线事务




Four States: MESI

- **M: Modified**
 - 仅当前Cache含有该块，并且该块被修改过
 - 内存中的Copy是陈旧的值
- **E: Exclusive or exclusive-clean**
 - 仅当前Cache含有该块，并且该块没被修改过
 - 内存中的数据是最新的值
- **S: Shared**
 - 多个Cache中都含有本块，而且都没有修改过
 - 内存中的数据是最新的
- **I: Invalid**
- **也称Illinois protocol**
 - 首先是由Illinois的研究人员研制并发表论文
 - MESI协议的变种广泛应用于现代微处理器中



Hardware Support for MESI



- **总线互连的新要求**

- 增加一个称为shared signal S, 必须对所有Cache控制器可用
- 可以实现成 wired-OR line

- **所有cache controllers 监测 BusRd**

- 如果所访问的块的状态是 (state S, E, or M)
- **请求Cache 根据shared signal选择E或S**



MESI State Transition Diagram

• Processor Read / **Cache操作**


- 读失效时产生BusRd事务，**进而有可能产生replace动作？**

- BusRd(**S**) => shared line asserted
 - 在其他Cache中有有效的copy
 - Goto state S
- BusRd(**~S**) => shared line not asserted
 - 在其他Cache中不存在该块
 - Goto state E

- 读命中时不产生总线事务

• Processor Write / **Cache操作**

- 该Cache块的状态转至 M
- 在I或S态(命中) 产生 BusRdX / BusUpgr
 - 作废其他Cache中的Copies
- 写命中且Cache块处于E 和M态时，不产生总线事务
- **写失效时，E或S态的块有可能引起replace动作**
- 写失效时，M态的块有可能引起replace和BusWB





MESI State Transition Diagram – cont' d

- **Observing a BusRd**


- 该块的状态从E降至 S
 - 因为存在其他copy
- 该块从M降至S
 - 将引起更新过的块刷新操作
 - 刷新内存和其他有需求的Cache

- **Observing a BusRdX or BusUpgr**

- 将作废相应的 block
- 对于处于modified状态的块, 将产生flush事务
- BusUpgr: 仅引起作废其他块, 不产生读块操作

- **Cache-to-Cache (C2C) Sharing**

- 原来的Illinois version支持这种共享
- 由Cache 提供数据, 而不是由内存提供数据





MESI Lower-level Design Choices

- **在E或S态时，由谁为BusRd/BusRdx事务提供数据**
 - Original, Illinois MESI: cache, 因为它假设Cache比memory更快
- **但 cache-to-cache 共享增加了实现的复杂性**
 - 这种实现的代价高于从memory获取数据
 - 存储器如何知道它该提供数据 (must wait for caches)
 - 如果多个Cache共享数据，要有Selection过程
- **当块状态为Modified，总线上的刷新（Flushing）数据操作**
 - 需要更新的块以及存储器 接收数据，但存储器速度比Cache的速度慢。
 - 是否可以仅让Cache接收数据，memory不接收数据？
 - 这就要求第5个状态: Owned state \Rightarrow MOESI Protocol
 - **Owned 态是共享的Modified态，此时存储器不是最新数据**
 - 该块可以被多个Cache共享，但所有者(owner)只有一个



MOESI中的Owned 和Shared 状态

- **Owned位。**

- 0位为1表示在当前Cache 块中包含的数据是当前处理器系统最新的数据拷贝，而且在其他CPU中一定具有该Cache块的副本，其他CPU的Cache块状态为S。
- 如果存储器的数据在多个CPU的Cache中都具有副本时，有且仅有一个CPU的Cache块状态为O，其他CPU的Cache块状态只能为S。
- 与MESI协议中的S状态不同，**状态为O的Cache块中的数据与存储器中的数据并不一致。**

- **Shared位。**

- 当Cache块状态为S时，其包含的数据并不一定与存储器一致。
- 如果在其他CPU的Cache中不存在状态为O的副本时，该Cache块中的数据与存储器一致；
- 如果在其他CPU的Cache中存在状态为O的副本时，Cache块中的数据与存储器不一致。



7.2-2 集中式共享存储结构的 Cache一致性协议

01

基本思路

02

MSI协议

03

MESI、MOESI协议

04

Cache一致性引起的失效（缺失）



Performance of Symmetric Shared-Memory Multiprocessors

- **Cache performance 由两部分构成:**
 - 单处理器 cache miss的通信量 (Traffic)
 - 通信引起的通信量: 由于作废机制导致后面的访问失效
- **Coherence misses**
 - 有时也称为 Communication miss
 - 4th C of cache misses along with Compulsory, Capacity, & Conflict.



Coherency Misses

- **由于对共享块的写操作引起**
 - 共享块在多个本地Cache有副本
 - 当某处理器对共享块进行写操作时会 作废其他处理器的本地Cache的副本
 - **其他处理器对共享块进行读操作时 会有coherence miss**
- **True sharing misses : Cache coherence 机制引起的数据通信**
 - 通常是不同的处理器写或读 同一个变量
 - **对共享块 (S态块) 某一字的第一次写操作引起作废其他cache中的共享块**
 - **处理器试图读一个存在于其他处理器的cache中并且已经修改过的字 (modified) , 这会导致失效, 并将当前cache中的对应块写回**
 - **即时块大小为1个字, 失效仍然会发生**
- **False sharing misses : 由于某个字在某个失效块中**
 - 读写同一块中的不同变量
 - 失效并没有通过通信产生新的值, 仅仅是产生了额外的失效
 - 块是共享的, 但块中没有真正共享的字
 - ⇒ **如果块的大小为1个字, 那么就不会产生这种失效**



Example of True & False Sharing Misses

变量X和Y 属于同一cache块

初始状态为：P1读X，然后P2读共享变量X，Block(X, Y) 在P1, P2中处于Shared 态


Request	P1 Cache State	P2 Cache State	Explanation
P1: Write X	Shared (X , Y)	Shared (X , Y)	True Sharing Miss (P2 read X)
	Modified (X , Y)	Invalid (X , Y)	P1 invalidates block (X , Y) in P2
P2: Read Y	Modified (X , Y)	Invalid (X , Y)	False Sharing Miss (Y not modified)
	Shared (X , Y)	Shared (X , Y)	Write-Back & Copy block from P1 to P2
P1: Write X	Shared (X , Y)	Shared (X , Y)	False Sharing Miss (P2 did not read X)
	Modified (X , Y)	Invalid (X , Y)	P1 invalidates block (X , Y) in P2
P2: Write Y	Modified (X , Y)	Invalid (X , Y)	False Sharing Miss (P1 did not read Y)
	Invalid (X , Y)	Modified (X , Y)	Write-Back & Copy block from P1 to P2
P1: Read Y	Invalid (X , Y)	Modified (X , Y)	True Sharing Miss (P2 modified Y)
	Shared (X , Y)	Shared (X , Y)	Write-Back & Copy block from P2 to P1



MP Performance 4 Processor


Commercial Workload: OLTP, Decision Support (Database), Search Engine

- Uniprocessor cache misses improve with cache size increase (Instruction, Capacity/Conflict, Compulsory)
- True sharing and false sharing unchanged going from 1 MB to 8 MB (L3 cache)





- True sharing, false sharing increase going from 1 to 8 CPUs





- 考虑一个8处理器的多核芯片，其中每个处理器都有自己的L1和L2缓存，并且在L2缓存之间的共享总线上执行窥探(snooping)。
 - 假设L2的平均访问时间是15个周期，不管是否存在一致性失效。
 - 假设时钟速率为3.0 GHz, CPI为0.7, Load/Store的频率为40%。
- 如果我们的目标是不超过50%的L2带宽被一致性失效流量消耗，那么每个处理器的最大一致性失效率是多少？
 - $\text{Cache cycles available} = \text{clock rate} / \text{CyclesPerRequest} * 50\%$
 - $\text{Cache cycles available} = \text{MemoryReferences} / \text{clock} / \text{processor} * \text{clock rate} * \text{processor count} * \text{CMR}$
 - CMR 为coherence miss rate



Acknowledgements

- **These slides contain material developed and copyright by:**
 - John Kubiawicz (UCB)
 - Krste Asanovic (UCB)
 - David Patterson (UCB)
 - Chenxi Zhang (Tongji)
- **UCB material derived from course CS152、CS252、CS61C**
- **KFUPM material derived from course COE501、COE502**