#### Architecture de Ordinateurs Module 1

## Notions d'électronique numérique

(électronique pour informaticiens)

Dr. Yannick HERVE V 1.0

Les notions plus détaillées seront présentées dans le cours de Morgan Madec

#### Définitions

- Informatique : traiter de l'information numérique avec une machine dédiée
- L'information de base est codée sous forme de bit (architecture classique) ou « BInary digiT »
- La discipline qui traite du matériel est l'électronique numérique

En français l'adjectif *digital* se rapporte à *doigt* (ex : empreinte digitale)

In english, the word digital refers to digit

#### Les pionniers

- Gottfried Wilhelm Leibnitz (1646-1716)
   Le binaire comme outil efficace de calcul (1703)
- Georges Boole (1815-1864)
   Algèbre binaire (1847 et 1854)
- Claude Shannon (1916-2001)
   Théorie de l'information (1940)
- John Von Neumann (1903-1957)
  ... informatique ...
- Alan Turing (1912-1954)
   Décidabilité, fonction calculable

#### Bit logique

- Bit  $\in$  [0,1]
- Notion symbolique du tiers exclu (l'un ou l'autre, pas l'un et l'autre ni autre chose)
- Représentation (symbolique) de
  - Vrai/faux
  - Présent/absent
  - Ouvert/fermé

— ...


#### Bit physique

Bit logique ⇔valeur physique

- Tension
  - La plus élevée = 1 → logique positive
  - La moins élevée = 1 → logique négative
- Courant
  - 4/20 mA (bruit, longue distance)
- Fréquence
- Phase

• ...

## Logique des interrupteurs




Piloté à la fermeture


 $x = +V \rightarrow \text{ fermé}$  $x = 0 \rightarrow \text{ ouvert}$  Piloté à la l'ouverture

 $x = +V \rightarrow \text{ouvert}$  $x = 0 \rightarrow \text{fermé}$ 

# Logique des interrupteurs : inverseur




# Logique des interrupteurs : inverseur




#### Réalisation des interrupteurs

- Transistor MOS: Metal Oxyde Semi-Conducteur
  - Transistor = Transfer Resistor (résistance de transfert)
  - Ou résistance pilotée par une tension
- Théorie en 1928 par Lilienfield (FET), brevet 1930
- Fabrication 1959 : MOS-FET (lent)
  - Facile à fabriquer
- A l'époque Bipolaire NPN et PNP
  - Compliqués à fabriquer

#### Technologie et fonctionnement



#### NMOS + PMOS = CMOS



CMOS (Complementary MOS: cohabitation PMOS/NMOS, 1962)

### Fabrication d'un inverseur CMOS SCHÉMA SYMBOLIQUE

# Schéma logique


(vue de l'électronicien)

# Dessin du masque


(vue du concepteur)

# Techno : vue en coupe


(vue du technologue)




#### MASQUES UTILISÉS POUR LA FABRICATION




#### APRÈS FABRICATION (VUE EN COUPE)



## Utilisation en interrupteur






#### Dans la réalité


Dans un CI numérique il n'y a que des MOS








#### Notion de taille de gravure





Ancien: longueur de canal

Puis : plus petit élément gravable

Moderne : demi-pitch

Revendiqué 10/11 nm:

Demi-pitch = 18 nm

Largeur gate (fin/aileron) = 6 nm

Plus de relation entre la « taille revendiquée » et la taille réelle du transistor

Actuellement: 14, 10, 7 nm ... 4 nm

#### Algèbre binaire : base

- Variable binaire ∈ [0,1]
- Fonction binaire  $\in$  [0,1], combine des variables

#### Algèbre de Boole

- 2 loi de composition interne : ET, OU
- 1 loi unaire: NON
- Les propriétés d'une algèbre


#### Algèbre binaire : opérateurs

- NON (NOT) : si a = 1 alors not(a)=0
   s'écrit aussi a, se lit « a barre »
- **ET** (AND) : x= a ET b = a.b : x = 1 si a ET b valent 1
- OU (OR): c = a OU b = a+ b : x = 1 si a OU B vaut 1

# TOUTE L'ELECTRONIQUE NUMERIQUE PEUT ETRE CONSTRUITE A PARTIR DE CES OPERATEURS (donc toute l'informatique)


#### Symboles graphiques

Electronique numérique : théorie mathématique et technologie associée



Norme ANSI/IEEE Std: 91-1984: Standard Graphic Symbols for Logic Functions

## Symboles graphiques



Nb : La norme américaine est la norme utilisée dans les « datasheets » pour dessiner les diagrammes (schémas) logiques.

## Théorèmes utiles (pour nous)

Involution not(not(x)) = x

Théorème de De Morgan
 not(a op b) = not(a) not(op) not(b)

$$not(a + b) = not(a) \cdot not(b)$$
  
 $not(a \cdot b) = not(a) + not(b)$ 

#### Autres opérateurs utiles

- NAND (NO-AND) :  $x = a \uparrow b = not(a.b)$
- NOR (NO-OR) :  $x = a \downarrow b = not(a+b)$

• Intérêt : opérateurs complets

TOUTE L'ELECTRONIQUE NUMERIQUE PEUT ETRE CONSTRUITE A PARTIR D'UN SEUL OPERATEUR (donc toute l'informatique)

[De plus : propriétés technologiques intéressantes]

#### Preuve de complétude

• (ET, OU, NON) = groupe complet

$$-a \uparrow a = not (a.a) = not (a)$$


$$-(a \uparrow a) \uparrow (b \uparrow b) = not(not(a).not(b)) = a + b$$

$$-(a \uparrow b) \uparrow (a \uparrow b) = not(not(a.b)) = a.b$$

 NAND permet d'écrire le groupe complet, il est donc complet

# Opérateurs : symbole et schéma

#### **Porte NAND CMOS**



#### Autres opérateurs importants

- OU Exclusif (XOR): x = a ⊕ b = a.not(b)+not(a).b x vaut 1 si a ou b vaut 1 (mais pas les deux) ou x vaut 1 si a et b sont différents opérateur de disjonction ou de différence
- XNOR (not XOR) : x = a ⊕ b = = not(a).not(b)+a.b
   x vaut 1 si a et b sont identiques
   opérateur de conjonction ou d'égalité

- XOR à plusieurs entrées : vaut 1 si nombre variable à 1 est impair
- XNOR à plusieurs entrées : vaut 1 si nombre variables à 1 est pair

#### Logique combinatoire

Combinatoire = relation univoque E/S

pas de boucle (cycle)

pas de mémoire interne


#### Fonctions combinatoires

- Multiplexeur
- Démultiplexeur
- Comparateur
- (Additionneur)
- Unité arithmétique et logique (ALU)

Construites à partir des opérateurs de base


#### Multiplexeur: principe

Sélection d'une voie parmi 2<sup>N</sup> par N bits de commande




## Multiplexeur: schéma

$$Q = \overline{S_1 \cdot S_0 \cdot I_0} + \overline{S_1 \cdot S_0 \cdot I_1} + \overline{S_1 \cdot S_0 \cdot I_2} + \overline{S_1 \cdot S_0 \cdot I_3}$$




#### Multiplexeur: symbole



On n'utilise que l'abstraction du symbole sans redescendre au niveau portes Les logiciels de conception feront la « synthèse logique »

#### Démultiplexeur 1 vers 2<sup>N</sup>

Fonction duale du multiplexeur




Remarque : E peut ne pas être «disponible»


Sortie sélectionnée = 1 les autres 0


ou Sortie sélectionnée = 0 les autres 1


#### Demux: symbole



PIN ASSIGNMENT











Motorola MC74HC259

# Exemple d'utilisation




#### Comparateur



 $\frac{\mathsf{n}}{\mathsf{n}}$ 

Notion de bus : regrouper n fils avec un symbole

#### ALU (UAL): Unité Arithmétique et Logique



P/G pour la propagation Rapide de retenue en cas de cascade (8,12,16 ...bits) n bits: choix de la fonction (max 2<sup>n</sup> cas)

#### Exemple:

$$R = A + B$$

$$R = A + B$$


$$R = A + B + 1$$

R = A ou B

R = A nand B

. . .

## Exemple ALU: 74181 (1)




#### **FUNCTION TABLE**

MODE SELECT INPUTS				ACTIVE LOW INPUTS & OUTPUTS		ACTIVE HIGH INPUTS & OUTPUTS	
S <sub>3</sub>	s <sub>2</sub>	s <sub>1</sub>	s <sub>0</sub>	LOGIC (M = H)	ARITHMETIC** (M = L) (C <sub>n</sub> = L)	LOGIC (M = H)	ARITHMETIC** (M = L) (C <sub>n</sub> = H)
L	L	L	L	A	A minus 1	Ā	Α
L	L	L	Н	AB	AB minus 1	<u>A</u> + B	A + <u>B</u>
L	L	Н	L	A + B	AB minus 1	AB	A + B
L	L	Н	Н	Logical 1 minus 1		Logical 0 minus 1	
L	H	L	L	<u>A</u> + B	A plus (A + B)_	<u>A</u> B	A plus AB _
L	H	L	Н	В	AB plus (A + B)	В	(A + B) plus AB
L	Н	Н	L	$A \oplus \underline{B}$	A minus B minus 1	A_⊕ B	A minus B minus 1
L	H	Н	Н	<u>A</u> + B	A + B	<u>A</u> B	AB minus 1
Н	L	L	L	AB	A plus (A + B)	A + B	A plus AB
Н	L	L	Н	$A \oplus B$	A_plus B	$A \oplus B$	A plus B
Н	L	H	L	В	AB plus (A + B)	В	(A + B) plus AB
Н	L	H	Н	A + B	A + B	AB	AB minus 1
Н	H	L	L	Logical 0 A plus A*		Logical 1 A plus A*	
Н	H	L	H	AB	AB plus A	A + B	(A + B) plus A
Н	H	Н	L	AB	AB plus A	A + B	(A + B) Plus A
Н	Н	Н	Н	Α	Α	Α	A minus 1

# Logique séquentielle

Séquentielle = relation E/S non univoque boucle (cycle) mémoire interne

# Non univoque?




Même configuration d'entrées

→ (possible) sorties différentes

# Fonctions séquentielles

- Mémoires RS, RST, D-Latch
- Bascule RS-MS, D (D-Edge), JK, T
- Registre, registre à décalage
- Compteur
- Circuit mémoire
  - Technologies associées [voir cours spécifique]
- Séquenceur





Circuit à 1 boucle






Table de vérité :

S	R	Q	$\overline{\mathbf{Q}}$	remarqu
0	0	q	q	mémorisation
0	1	0	1	mise à 0
1	0	1	0	mise à 1
1	1	0	0	cas particulier

Pas


univoque





#### Mémoire RST

On veut isoler le système des entrées R/S sauf pendant un temps court sous notre contrôle




L'entrée E est nommée Enable (« Horloge » abus) Le système fonctionne sur niveau de E

# Notions générales

- Le signal nommé Horloge (Clock) permet de synchroniser toutes les parties du système en servant de métronome (sur un ou deux fronts).
- C'est un signal carré, classiquement périodique, pas forcément de rapport cyclique 50%
  - A haute fréquence (GHz) c'est plus à une sinusoïde.
- Dans un système bien conçu
  - Tous les traitements sont synchrones (front horloge)
  - Aucun calcul n'est fait sur l'horloge


## Mémoire D-Latch

D = Data





On a toujours R = Not(S)



#### Table de vérité :


E	D	Q	$\overline{\mathbf{Q}}$	remarque	
0	X	q	q	mémorisation	
1	0	0	1	mise à 0	
1	1	1	0	mise à 1	

# Vocabulaire et précisions

- Latch = Verrou = mémoire
   asynchrone ou sur niveau d'horloge
   ne peut pas compter
- Flip-flop = bascule sur front d'horloge peut compter

On ne mélange pas les deux définitions


# Bascule RS-MS



m	aître (Master)	esclave (Sla	ve)		
Si T=0 information	n S/R transmise en s'r'	non transmis en Q (	(ancien Q)		
Si T=1 R S en	attente (ancien r's')	ancien r's' transm	is en Q		
r					
R					
r'					
Q					


On remarque donc que l'information est transmise au <u>prochain front montant</u> de l'horloge T.

#### Bascule D-MS





Fonctionnement sur front montant de T

Au front montant : D → Q



# Bascule D-Edge







_					
J	K	Q			
0	0	Q			
0	1	0			
1	0	1			
1	1	Q			

RST-ME avec rebouclages


#### Bascule T

T = Toggle






Particularité : pas fabriquée




Division de fréquence par 2


# Equivalence des bascules




# Registre, Registre à décalage


Registre = association de bascules (souvent D)







# Registre, Registre à décalage




Registre à décalage avec plusieurs sorties.

 $(11001100)_2 * 2 = 110011000$ 

Multiplication par 2 en binaire = décalage à gauche

# Registre, Registre à décalage


Générateur de nombres (pseudo-)aléatoires



Voir tables de Polynômes générateurs

#### Compteur


Parcours d'un code au rythme d'une horloge (le plus classique : comptage binaire)



Algorithme : 0111 **→** 1000


Pour chaque sortie : On inverse quand tous les bits à droite sont à 1

1111 → 0000 Auto-cyclique





# Sortie « haute impédance »

Tri State = Haute Impédance



#### Utilisation





Broche bidirectionnelle

Connexion partagée sur un bus Une seule sortie active à la fois (sinon : conflit de bus) Idem multiplexeur

# Circuits mémoires (introduction des principes)

Circuits séquentiels


# Circuit mémoire : principes

#### Mémorisation de l'information binaire

- Cellule de base (1 bit) ⇔ technologie
- Organisation en mots et table
- Mode d'accès

- Vieilles technologies non abordées
   ROM, PROM, EEPROM, UV-EPROM ...
- Vocabulaire
  - RAM : Random Access Memory
  - ROM : Read Only Memory

#### Cellules




DRAM : Dynamic RAM – stockage de charges dans un condensateur – rafraîchissement

SRAM: Static RAM – mémoire RS

Flash: Injection de charges dans la grille flottante – gestion par blocs

développée au départ pour les militaires : effacement global possible

#### Cellule de mémoire Flash



## Usages

- SRAM : mémoire interne, caches
  - +:rapide
  - -: consommation, volatile
- DRAM : mémoire centrale
  - +: intégration, consommation
  - : gestion, rapidité, volatile même avec alim
- FLASH: clés USB, SSD, SmartCARD, configuration
  - +: Non volatile
  - : nombre de cycle « limité » (↗), écriture lente

Deux architectures d'accès : NOR et NAND

	Temps d'accès	Capacité	volatile	amovible	Prix	Utilisation
SRAM	< 10 ns	< 1 Go	oui	non	100 € / Go	Mémoire très rapides (registres, caches)
DRAM	50/100 ns	1-4 Go	oui	non	10-20 € / Go	Mémoire centrale
ROM/PROM	100 / 200 ns		non	non		Mémoires fixes (boot, mémoires de commande)
FLASH	100 / 200 ns	1-16 Go	non	oui et non	< 5 € / Go	Mémoire de masse, archives, objets courants
DISQUE magnétique	Env 10 ms	100-1000 Go	non	non	< 0,5 € /Go	Mémoire de masse, archives
CD	Env 100 ms	700 Mo	non	oui	< 1€ / Go	Archives
DVD	Env 100 ms	4,7-100 Go	non	oui	0,1 à 0,4 € / Go	Archives
Bandes DV	Qq. minutes		non	oui		Archives

Attention : les technologies évoluant vite juste le relatif est intéressant


# Organisation






Cellule =1 bit

Mot = 4 bit




Plan = 8 mots


# Accès par mot : Mémoire 8 octets




# Accès par mot : Mémoire 8 octets




# Accès par bit : Mémoire 64 bits



# Accès par bit : Mémoire 64 bits




#### Plans de bits : 64 mots de n bits




# Architecture technologique

#### N plans à plat




Evolution technologique: Implantation 3D (en couches)


# DRAM: Adressage multiplexé




## Mémoire : vue externe (utilisateur)



#### Flash 4Mb




#### Flash: Structure interne



# Notion de séquenceur




- Séquenceur : machine parcourant un code au rythme d'une horloge de façon conditionnelle ou inconditionnelle
- Notion de graphe : états liés par des transitions




Graphe inconditionnel Exemple : compteur

# Graphe conditionnel



La transition n'est franchie que si la condition booléenne est vraie (sur un front de l'horloge)





Les conditions permettent des fonctionnement complexes avec des choix (branchements)

#### **Vocabulaire**

Graphe = graphe de fluence = automate (d'états fini) = machine d'états Théories associées : J. Von Neumann, réseau de Petri, Machine de Turing

# Réalisation de séquenceurs





## Synthèse des séquenceurs

- A partir d'une représentation symbolique (graphe synchrone)
  - Méthode de calcul « à la main » → réalisation
  - Synthèse logique → réalisation automatique quasi-optimale sur un critère (vitesse, consommation, surface ...)

- Possible : plusieurs milliers d'états
- On laisse ça aux spécialistes

#### Consommation des CI CMOS

Puissance consommée :  $P \approx k.V^2.F + V . I_{leak}$ 

- $P = f(V^2, F, I_{leak}, n)$  [n : dépend du nombre de transistors « switchés »]
- Proportionnelle à la tension au carré
- Proportionnelle à la fréquence
  - Consommation dynamique / charge capa parasites

Problème: intégration


#### Conclusion du module


Nous sommes maintenant armés pour aborder l'architecture des ordinateurs

(après avoir compris la forme de nombres manipulés)

# Culture

# Front-end : principes de base lithographie et gravure







Au lieu de graver des couches, on peut aussi insérer des ions dans la surface de la plaquette par im plantation ou diffusion, et faire croître des couches (épitaxie).


En répétant ces opérations on réalise les différentes couches d'un circuit intégré ou discre



#### Autres procédés élémentaires









#### Back-end Principe de base de l'assemblage

