Analog - Digital - Wandler

Ubersedze eine analoge Spannung von OV bis VAREF in eine digitale Zahl von O bis (2 Resolution - 1).

Dabei gibt die Auflösung (häufig in Bit angegeben) an, vie prasise der AD-Wondler ist, 3.B.: Wir wählen VARGE = 3V


Ein 8-Bit ADC übersetzt eine Spannung von ov bis 3v ($V_A REF$) in eine digidale 8-Bit Zahl von O bis ($Z^8-1=)$ 255.

Das niedrig-wertigsde Bit hat damid eine Genanigheit von $\frac{3}{255}$ V \approx 0,0117 V.

Wenn die Auflösung vom ADC mehr Bits had, hann er die Spannung viel genauer bestimmen 3. B: 12 Bit => 2¹²-1 = 4095

=> => V×0,00073 V

Die folgende Shizze stellt das übersetzungsverhalten eines ADC dar:



Die Zeichnung darunder zeigt wie sich die Ruam bisierungs- Unsicherheit eines ADCs während der übersedzung endwichelt. Ein ADC hamn underhalb der Schwelle des niedrigstwerdigsten Bit (LSB) um die Hälfde der mit diesem Bit assoziierden Spannung dareben liegen.

Dies gild aber nur in der Theorie, in der Praxis

isd das Rauschen auf dem zu messenden

Signal größer. Durch eine Analyse des

Signal - 1u - Rauschen - Verhaltens (signal do

noise radio) hann eine effektive Auflösung

" ENOB" (Effective Yumber of B.ts") bestimmt werden.

Eine meidere wichtige Eigenschaft ist die

Sampling Rade: wie viele Werde hönnen pro

Sehmde ermittelt werden. Diese Rate hann sich

im Bereich von USps (hilo-Samples per second)

bis hin zu MSps bei teuren und GrSps bei

undezahlbaren ADCs bewegen. Underschiedliche

ADC-Bauarten sind für hohe oder niedrige


Sampling-Raden ausgelegt.

Die Bit Resolution und die Sampling rade sind die zwei essendiellen Eigenschaften eines ADC: Je höher des do besser. Es gibt 5 ADC-Arden die sich in der Lombination aus Auflösung und sampling-Rade und demit auch im Preis underscheiden.

- · Successive Approximation Register (SAR) ADCs
 haben ein gudes Greschwindigheid zur Auflösung
 Verhäldnis (bis zur 18 Bids, 10 MHZ)
- · Delda-Sigma (AZ) ADCs haben die höchste

 Auflösung (32 Bids, 1 MHZ) Leider haben diese

 ADCs ein leichtes Hysderese Verhalden.
- · Dual-Slope ADCs sind für DC oder langsame AC Signale geeigned (20 Bids, 100 HZ)
- · Pipelined ADCs sind selv schnell, haben aber Leine hahe Auflosung (16 Bits, 16 HZ)
- Flash ADCs sind an schnellster aber die Auflösung leided darunder (12 Rits, 10 GHz)



Bei einem N-Bid SAR ADC wird ein N-Bid

DAC (Digidal-Analog-Wandler) so eingesdellt, dass

die Ausgangsspannung des DAC der Eingangsspannung des ADC übereinsdimmt. Die Spannungen
werden mit einem homparador verglichen.

Indern wird der ADC sehr schnell gedahdet


und ideriert dabei der Reihe nach über alle

Bids (vom MSB zum LSB) bis er mid dem

ledzden Bid die genauesde Approximation erreicht
had. Die ganzen 1-Bit DACs bilden dabei

zusammen einen N-Bil DAC.

Delta-Sigma (DE) ADC



Ein Delda-Sigma ADC beginnd mit einer großen

Hessung des Eingangs-Signals. Der dabei ends dehende

Mess fehler wird indegriert und schrittweise über

eine Gregenhopplung ausgeglichen Die Cloch im ADC

läuft dabei um ein vielfaches schneller als das

eigendliche Sampling stadt findet (128 x).


Das Sampling eines neuen Werdes geht aus der


Dig; dalisierung des Vorherigen Samples hervor.

Dual-Slope ADCs

Diese ADCs sind abhurat aber langsam.

Hierbei wird die Eingangsspannung über einen Integrador ein festes Zeifindervall lang (tin) integrierd. Anschließend wird eine behannde negative Spannung angelegt, bis das Integral wieder O ergibt. Aus der Zeit in der die negative Spannung angelegt wurde lässt sich die Höhe des Integrals bestimmen und daraus die Eingangsspannung berechnen.





A Flash ADC is a large chain of comparadors which compare the input signal with a reference voltage. An & Bit ADC has to compare the input voltage against 256 known values. With higher resolution these ADCs become very power hungry. Since there is no approximation process in the ADC going on and all comparadors are simultancously used the latency of flash ADCs can get really low. This makes them really fast at the cost of a lower resolution.

Pipelined ADCs

Hierbei handelt es sich um eine Verhebburg

von Flosh-ADCs mid niedriger Auflösung. In

jeder Stufe wird eine grobe Quantisierung

vorgenomen, das digitale Signal mit einem DAC

und einem Differenzverstarher vom Eingengssig nal

abgezogen und der Resdurert wird

vers darht der nachsten Stufe zugeführt.

Dieser Aufbau braucht weniger homparadoren

als ein Flash-ADC zugunsden einer größeren

Ladenz.


Viet - Stufe

Viet - Diver - Stufe


Viet - Diver - Div

Abdast - Theorem

Die Sampling-Rade eines ADC muss zum experimendellen Anfban passen. Wenn der ADC zu lang sam Samples aufnimmd, hönnen Aliasing - Effekte aufdreten:



Das Myquisd-Shanon Theorem (auch Abdas de Reovern genannd) besagd, dass bei einer Abdas de frequenz Fa Signale bis zur Frequenz Fo (Myquist-Trequenz) ohne Aliasing abgedas ded werden honnen:




Aus den stidzsdellen (Abgedasdede Samples) lass des sich das ursprungliche Signal mittels Lagrange-inderpolation rehonstruieren.

Dabei wird für n+1 Stützstellen ein Polynom n-ten Grades gesucht welches die Stützsdellen exaht difft.

Oszilleshope wenden zur Darsdellung von gemessenen Signale eine sog sin (x) inder poladion an. Dabei hann mid einer sampling-Rade von 2,5 Samples pro Periodendauer ein Sinusformiges Signal verlustfrei wiederhergestellt werden.

Wenn das Signal nicht sinus-formig ist dann hann es bis zu dem Fourier-hoeffizient dangesdellt werden der das Nygnisd-hriderium noch einhällt. Aliasing - Effekte lassen sich mit einem Tiefpass - Filter reduzieren. Der ideale Tiefpass filter hat einen scharfen Cut-Off ab der Myquist - Frequenz



Do en solcher idealer Filder nicht realisierbar isd, wird der Tiefpass so gewählt, dass ein Puffer zwischen der Cudoff und der Kyquist-Trequenz besdeht. Für Oszilloshope wird eine maximale Eingangsfrequenz angegeben, sodass die Amplitude der Fourier-homponenden mit dieser Grenz-frequenz auf 70% ihres Wertes Verringert wird.