

# Uporaba v mikrokrmilnik vgrajenih programirljivih logičnih vezij

Andrej Kenda, Mitja Nemec

Univerza v Ljubljani, Fakulteta za elektrotehniko, Tržaška 25, 1000 Ljubljana, Slovenija  
E-pošta: andrej@kenda.one

## Povzetek

*FPGA integrated circuits are often indispensable in practice, but their integration into the system is often demanding and costly. In this article, we explore one of the answers to this problem offered by the manufacturer Texas Instruments. In their microcontrollers, there is an additional coprocessor, called "CLB", which is similar to a FPGA. The article offers an overview of said coprocessor, its detailed structure, how it is connected to the rest of the microcontroller and its capabilities.*

## 1 Uvod

Pri oblikovanju vdelanih sistemov se zaradi preprostega programiranja in cenovne ugodnosti najpogosteje poslužujemo mikrokrmilnikov različnih proizvajalcev. Na začetku oblikovalnega procesa, v včasih preveliki ponudbi, izberemo čip, ki najbolj ustreza našim zahtevam.

Obstajajo pa tudi aplikacije, ki jim konvencionalni mikrokrmilniki niso kos. Tu nastopi iskanje drugačnih rešitev. Če imamo srečo, morda odkrijemo kakšen ASIC (angl. application specific integrated circuit), ki ustreza našim potrebam, vendar je na določenih področjih teh dokaj malo. V določenih aplikacijah nam ne preostane drugega kot uporaba FPGA (angl. field-programable gate array) vezja. Ti nam omogočajo postavitve sistema na nizkem nivoju, ki ga lahko prirojimo natanko našim zahtevam. FPGA v veliko aplikacijah namestimo poleg prej omenjenega mikrokrmilnika in ga uporabimo kot dodaten procesor.

Kljub temu, da so FPGA čipi precej zmogljivi, pa je njihova integracija v sistem težka. Kadra, ki ima globoko znanje takšnih sistemov je zaradi zahtevnosti precej malo. FPGA vezja namreč pogosto zahtevajo uporabo zunanjih RAM in FLASH vezji ter ADC in/ali DAC pretvornikov. Tako že načrtovanje tiskanega vezja okoli FPGA vezja zahteva več truda, dodaten trud pa zahteva tudi komunikacija med posameznimi moduli. V kolikor pa je poleg FPGA prisoten tudi mikrokrmilnik je tak sistem v primerjavi s sistemom, ki temelji samo in samo na mikrokrmilniku dražji tako za načrtovanje, razvoj programske opreme kot tudi za izdelavo. Proizvajalci FPGA vezji na te probleme odgovarjajo z vgradnjo mikrokrmilnika v samo FPGA vezje.

Z druge strani na našete težave odgovarja proizvajalec Texas Instruments s koprocetorjem CLB (angl. con-

figurable logic block), ki je vdelan v nekaj njihovih mikrokrmilnikov. Ta naj bi po proizvajalčevih trditvah tako nadomestil dodaten FPGA (in s tem razvijalcu prihranil marsikatero uro), kot tudi omogočil programiranje s preprostim vmesnikom [1].

## 2 Predstavitev CLB

CLB koprocetor, ki je del mikrokrmilnika F28379D, proizvajalca Texas Instruments je sestavljen iz štirih med seboj enakih podsklopov (angl. Tile). Vsak podsklop je sestavljen iz procesorja (angl. CELL) ter vmesnika za "priklop" signalov iz matične naprave (angl. CPU I/F).

Ti signali lahko izvirajo iz različnih perifernih naprav, kot so eCAP, ePWM, GPIO... iz CLB-ja pa lahko v prav te periferne naprave tudi "pripeljemo" izhodni signal, kot njihov vhod.

Interakcija pa ni omejena le z dodatnimi napravami in matičnim procesorjem, temveč je mogoča tudi med različnimi podsklopi CLB-ja. Možno pa je tudi proženje prekinitve, na katere lahko procesor ustrezno reagira.

## 3 Zgradba CLB modulov


V poglavju 2 je omeneno, da je sam CLB sestavljen iz štirih podsklopov. Na sliki 1 je videti, da vsak podsklop vsebuje [5, Pogl. 26.4]:

- 3 štirivhodne LUT4 (angl. 4-input lookup table),
- 8 trivhodnih izhodnih LUT3 (angl. 3-input lookup table),
- 3 števec,
- 3 FSM (angl. finite state machine),
- 1 HLC (angl. high level controller) in
- 1 nastavljen preklopni blok.


### 3.1 LUT moduli

"LUT4" modul omogoča izvajanje logičnih operacij nad vhodnimi signali (slika 2 - "IN0"- "IN3"). Podprte logične operacije so "AND", "OR", "NOT" in "XOR". [2, Pogl. 3.3].

"LUT3" modul je enak "LUT4" modulu, le da ima tri namesto štirih vhodov, ter njegov izhod predstavlja izhod podsklopa ("tile") [5, Pogl. 26.4.4-26.4.5].




Slika 1: Shematski prikaz modulov na podsklopu CLB koprocesorja [4, Pogl. 2.3.3]



Slika 2: Shematski prikaz štirivhodnega LUT4 modula CLB koprocesorja [5, Pogl. 26.4.4]

### 3.2 Števci

Števec je precej kompleksen modul v CLB-ju, ki omogoča več različnih načinov delovanja. Lako deluje kot števec/komparator, samo ko komparator, ki primerja dve 32-bitni števili, ali pa kot aritmetična enota, ki prišteva oz. odšteva dve števili ali pa nad enim številom zvede operacijo dvojiškega premika v levo oz. desno. S slike 3 je moč razbrati štiri funkcijske vhode; "RESET", "MODE 0", "MODE 1" in "EVENT". "RESET" ob visoki vrednosti števec postavi na vrednost 0, "MODE 0" ob visoki vrednosti omogoči štetje, "MODE 1" nastavi smer štetja (visoko - navzgor, nizko - navzdol), signal "EVENT" pa ob pozitivnem robu sproži dogodek, na katerega ta odreagira z nastavljenno računsko operacijo, katere parametre nastavimo z drugima signaloma (slika 3 - "Static controls" in "LOAD VALUE"). Do vsebine števca lahko dostopamo preko HLC modula (pogl. 3.4), kjer je ta označena z zaporedno številko števca (npr. števec 1 - C1).



Slika 3: Shematski prikaz števca CLB koprocesorja [5, Pogl. 26.4.2.1]


Kot izhod iz števca lahko spremljamo signale "ZERO", "MATCH1" in "MATCH2". Prvi prevzame visoko vrednost kadar je vrednost števca 0, ostala dva pa se vklopita, kadar je vrednost števca enaka nastavljeni pripadajoči vrednosti. Ko števec doseže svojo maksimalno vrednost ( $2^{32}$ ) ta "prelije" in začne šteti od 0. [5, Pogl. 26.4.2].

### 3.3 FSM moduli

FSM modul omogoča implementacijo avtomata stanj. Le ta je implementiran z dvema LUT blokoma: "S0 Next State LUT" in "S1 Next State LUT" (slika 4), ki sta po zgradbi povsem enake opisanim v poglavju 3.1. Ta služita interni modulaciji signalov in operirata z zunanjima signaloma "EXT\_IN0", "EXT\_IN1" in vodomama

“S0” in “S1”, ki prevzameta prejšnjo vrednost izhoda pripadajoče tabele. Izhod avtomata stanj pa določa “Output LUT” tabela.

Če aplikacija ne potrebuje uporabe FSM modula, se lahko poslužimo še vhodov “EXTRA\_EXT\_IN0” in “EXTRA\_EXT\_IN1”. V tem primeru celoten modul deluje kot štirivhodni LUT modul.



Slika 4: Shematski prikaz FSM modula CLB koprocссора [5, Pogl. 26.4.3]


### 3.4 HLC modul

HLC modul je za razliko od ostale naprave veliko bolj kompleksen (slika 5). Gre pravzaprav za zelo okrnjeno procesno jedro, kateremu lahko sprogramiramo rudimentarno sekvenco ukazov v zbirniku [5, Pogl. 26.4.6.2]:

- ADD/SUB - seštevanje in odštevanje,
- MOV/MOV\_T1/MOV\_T2 - premikanje,
- PUSH/PULL - pisanje in branje v skupnem spominu,
- INTR - proženje prekinitev.

To sekvenco pa sprožimo preko zunanjih signalov.

Tako lahko s HLC modulom preko lastnih registrov “R0”-“R3” [5, Pogl. 26.4.6] prenašamo podatke med CLB enoto in glavnim jedrom, kot tudi med trenutno vrednostjo števecv “C1”-“C2” in pripadajočimi “MATCH” vrednostmi.




Slika 5: Shematski prikaz HLC modula CLB koprocссора [5, Pogl. 26.4.6]

### 3.5 Preklopni modul

Ta modul je namenjen izbiri vhodnih signalov, ki lahko izvirajo iz zunanjih virov, drugih CLB podsloptov (angl. tile) ali pa signal generira modul sam. Zadnji vir se uporablja le za simulacijske namene. Modul je v orodju “CLB Tool” (Pogl. 4) zaradi postavitve predstavljen pod imenom “BOUNDARY” [2, Pogl. 3.3].

## 4 Uporaba CLB

Za samo programiranje CLB koprocссора v praksi je proizvajalec Texas Instruments postavil grafični vmesnik “CLB Tool” (slika 6), ki nam preko izbire določenih parametrov zgenerira kodo za uporabo v našem projektu.



Slika 6: Grafično okolje “CLB Tool”


Grafični vmesnik za vsako od komponent, naštetih v poglavju 3, dovoljuje izbiro opisanih parametrov, vhodnih in izhodnih signalov ter splošno konfiguracijo modulov. Kot je prikazano na sliki 7, orodje generira 2 aplikacijski datoteki; “clb.config.h” ter “clb.config.c”. Ti datoteki lahko seveda brez težav vključimo v naš “C” program.

Poleg aplikacijske kode, pa nam orodje dovoljuje tudi generiranje simulacijskih datotek. Te se na koncu prevedejo v datoteko “CLB.vcd”, ki omogoča vpogled v notranje signale CLB preko zunajega programa za prikazovanje grafov (slika 8).


Orodje avtomatsko generira tudi datoteko za grafični pregled povezav v koprocссораju. Ta se prevede v obliko “.html”, ki jo lahko odpremo v vsakem brskalniku (slika 9) [2, Pogl. 1].

## 5 Zaključek

Za programerja FPGA vezij so stvari, opisane v tem članku verjetno precej domače. Lahko pa opazimo da sam CLB ni le FPGA vdolan v mikrokrmilnik, vendar prinaša tudi nekatere novosti (npr. HLC), zaradi katerih je marsikatera aplikacija dokaj lažja za implementacijo.




Slika 7: Struktura projekta pri uporabi orodja “CLB Tool” [2, Pogl. 1]



Slika 8: Pregled notranjih signalov CLB-ja s programom “GTK Wave”

Poleg tega so na voljo tudi precej močna tudi orodja v opisanem ekosistemu. Grafično orodje omogoča uporabo tudi manj večjim programerjem. Dodatne generirane simulacijske datoteke pa so v veliko situacijah nepogrešljive, saj s samim opazovanjem zunanjih signalov težko odkrijemo morebitno napako. Enako velja za generirani diagram, ki je (če že ne drugače) uporaben za odkrivanje napačnih in nepotrebnih povezav med posameznimi moduli v koprocesorju.

Vendar pa tudi CLB, kot vsaka stvar ne pride brez pomankljivosti. Skoraj vsaka "izboljšava" nad FPGA s seboj prinese tudi kakšno frustracijo za programerja; grafični vmesnih "CLB Tool" je na prvi pogled res pri-



Slika 9: Primer generiranja “.html” diagrama

jazen, a se zaradi velike abstrakcije kaj hitro izgubimo med neštetimi nastavitvenimi meniji.

Kljub temu pa lahko rečemo, da je takšna izvedba dodatnega modula zelo smiselna. Nema lokrat se znajdemo v situaciji, kjer bi bilo potrebno modulirati nek signal, vendar je samo zanj uporaba dodatnega čipa nesmiselna. Poleg tega pa je s stališča delodajalcev velikokrat bolj smiselno uporabiti rešitev, ki jo lahko implementira obstoječ kader, kot pa iskanje znanja izven podjetja.

## 6 Dodatno branje

Več informacij o sami implementaciji CLB je opisanih v [3]. Za migracijo obstoječih FPGA projektov na CLB pa je precej dober uvod vir [4].

## Literatura

- [1] *C2000™ Configurable Logic Block (CLB) introduction*. Texas Instruments Inc. 2021. URL: <https://training.ti.com/c2000-configurable-logic-block-clb-introduction>.
- [2] *CLB Tool*. SPRUIR8A. Rev. A. Texas Instruments Inc. ZDA, sep. 2019. URL: [https://www.ti.com/lit/ug/spruir8a/spruir8a.pdf?ts=1608498444631&ref\\_url=https%253A%252F%252Ftraining.ti.com%252Fclb-training-c2000-mcus](https://www.ti.com/lit/ug/spruir8a/spruir8a.pdf?ts=1608498444631&ref_url=https%253A%252F%252Ftraining.ti.com%252Fclb-training-c2000-mcus).
- [3] Nima Eskandari. *Designing With the C2000™ Configurable Logic Block (CLB)*. SPRACL3. ZDA, avg. 2019. URL: [https://www.ti.com/lit/an/spracl3/spracl3.pdf?ts=1608544448925&ref\\_url=https%253A%252F%252Ftraining.ti.com%252F](https://www.ti.com/lit/an/spracl3/spracl3.pdf?ts=1608544448925&ref_url=https%253A%252F%252Ftraining.ti.com%252F).
- [4] Peter Galicki. *How to Migrate Custom Logic From an FPGA/CPLD to C2000™ Microcontrollers*. SPRACO2A. Rev. 2020-7. Texas Instruments Inc. ZDA, sep. 2019. URL: [https://www.ti.com/lit/an/spraco2a/spraco2a.pdf?ts=1618290495856&ref\\_url=https%253A%252F%252Ftraining.ti.com%252F](https://www.ti.com/lit/an/spraco2a/spraco2a.pdf?ts=1618290495856&ref_url=https%253A%252F%252Ftraining.ti.com%252F).
- [5] *TMS320F2837xD Dual-Core Microcontrollers Technical Reference Manual*. SPRUHM8I. Rev. 2019-9. Texas Instruments Inc. ZDA, dec. 2013. URL: [https://www.ti.com/lit/ug/spruhm8i/spruhm8i.pdf?ts=1616431731212&ref\\_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTMS320F28377D](https://www.ti.com/lit/ug/spruhm8i/spruhm8i.pdf?ts=1616431731212&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTMS320F28377D).