авельев Игорь Леонидович	

Машинно-зависимые языки программирования

Команды управления сопроцессором

Данная группа команд предназначена для общего управления работой сопроцессора.

Команда	Операнды	Пояснение	Описание
FINIT	_	CWR=037Fh; SWR=0; TWR=FFFFh; DPR=0; IPR=0;	Инициализация сопроцессора
FSTSW	dst AX	dst=SWR; AX = SWR;	Считать слово состояния сопроцессора в память
FSTCW	dst AX	dst=CWR; AX = CWR;	Считать слово управления сопроцессора в память
FLDCW	src	CWR=src;	Загрузить слово управления сопроцессора
FCLEX	_	SWR=SWR & 7F00h	Сброс флагов исключений
FINCSTP	_	TOP+=1;	Увеличение указателя стека сопроцессора на 1
FDECSTP	_	TOP-=1;	Уменьшение указателя стека сопроцессора на 1
FFREE	ST(i)	TAG(i)=11b	Очистка указанного регистра
FNOP	_	_	Пустая операция

FINIT

```
Breakpoint 1, main () at mytest.asm:11
           finit
11
(gdb) info float
 R7: Empty 0x00000000000000000000
 R6: Empty 0x00000000000000000000
 R5: Empty 0x000000000000000000000
 R4: Empty 0x000000000000000000000
 R3: Empty 0x000000000000000000000
 R2: Empty 0x000000000000000000000
 R1: Empty 0x000000000000000000000
=>R0: Empty 0x00000000000000000000
Status Word:
                    0x0000
                      TOP: 0
Control Word:
                    0x037f IM DM ZM OM UM PM
                      PC: Extended Precision (64-bits)
                      RC: Round to nearest
Tag Word:
                    0xffff
Instruction Pointer: 0x00:0x000000000
Operand Pointer: 0x00:0x000000000
Opcode:
                    0x0000
```


Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
9B DD /7	FSTSW m2byte	Valid	Valid	Store FPU status word at m2byte after checking for pending unmasked floating-point exceptions.
9B DF E0	FSTSW AX	Valid	Valid	Store FPU status word in AX register after checking for pending unmasked floating-point exceptions.
DD /7	FNSTSW¹ m2byte	Valid	Valid	Store FPU status word at m2byte without checking for pending unmasked floating-point exceptions.
DF EO	FNSTSW ¹ AX	Valid	Valid	Store FPU status word in AX register without checking for pending unmasked floating-point exceptions


var1 dw 00

fst st0


FSTSW ax
FSTSW [var1]












pcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
9B D9 /7	FSTCW m2byte	Valid	Valid	Store FPU control word to m2byte after checking for pending unmasked floating-point exceptions.
D9 /7	FNSTCW ¹ m2byte	Valid	Valid	Store FPU control word to m2byte without checking for pending unmasked floating-point exceptions



FSTCW [var1]

3. Сопроцессор

```
section .data
mvar14 dt 13.515151
mvar15 dq 14.515151
      dw 0
tmp
section .text
global CMAIN
CMAIN:
 fld tword [mvar14]
 fnstcw [tmp]
  and [tmp], word 1111110011111111b;
  or [tmp], word 000000000000000b
  fldcw [tmp]
  fld tword [mvar14]
  fadd qword [mvar15]
```

; or [tmp], word 000000100000000b; or [tmp], word 000000110000000b ret

Флаги PC регистра CWR

	st0	28.03030199999999471718803434328038	(raw 0x4003e03e0ef99806f132)
	st1	28.030301999999998940893419785425067	(raw 0x4003e03e0ef99806f000)
	st2	28.0303020477294921875	(raw 0x4003e03e0f0000000000)
	st3	13.51515100000000000404731803627101	(raw 0x4002d83e0ef99806f263)
o;	st4	0	(raw 0x00000000000000000000)
0	st5	0	(raw 0x00000000000000000000)
	st6	0	(raw 0x00000000000000000000)
	st7	0	(raw 0x00000000000000000000)

section .data

```
mvar14 dd 13.51
       dw 0
tmp
section .text
global CMAIN
CMAIN:
finit
fld dword [mvar14]
fnstcw [tmp]
and [tmp], word 1111001111111111b;
or [tmp], word 00000000000000b
fldcw [tmp]
fld dword [mvar14]
frndint
; or [tmp], word 000001000000000b
; or [tmp], word 000010000000000b
; or [tmp], word 000011000000000b
ret
```

Флаги RC регистра CWR

st0	13	(raw 0x4002d000000000000000)
st1	14	(raw 0x4002e000000000000000)
st2	13	(raw 0x4002d000000000000000)
st3	14	(raw 0x4002e000000000000000)
st4	13.5100002288818359375	(raw 0x4002d828f60000000000)
st5	0	(raw 0x00000000000000000000)
st6	0	(raw 0x0000000000000000000)
st7	0	(raw 0x0000000000000000000)

Команды передачи данных вещественного типа

Используются в случае если операнд, применяемый в команде, имеет вещественный тип (4, 8 или 10-байтный).

Команда	Операнды	Пояснение	Описание
FLD	src	TOP _{SWR} -=1; ST(0)=src;	Загрузка операнда в вершину стека
FST	dst	dst=ST(0);	Сохранение вершины стека в память
FSTP	dst	dst=ST(0); TOP _{SWR} +=1;	Сохранение вершины стека в память с выталкиванием
FXCH	ST(i)	$ S1(0) \longleftrightarrow S1(0)$	Обмен значений ST(0) и ST(i)

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D9 /0	FLD m32fp	Valid	Valid	Push <i>m32fp</i> on to the FPU register stack.
DD /0	FLD <i>m64fp</i>	Valid	Valid	Push <i>m64fp</i> on to the FPU register stack.
DB /5	FLD m80fp	Valid	Valid	Push <i>m80fp</i> on to the FPU register stack.
D9 C0+i	FLD ST(i)	Valid	Valid	Push ST(i) onto the FPU register stack.

mvar4 dd 3.14 mvar8 dq 3.14 mvar10 dt 3.14 section .text global CMAIN CMAIN:

finit
fld dword [mvar4];1
fld qword [mvar8];2
fld tword [mvar10];3
fld st2;4
ret

1

Регистр	Hex
st0	3.1400001049041748046875
st1	0
st2	0
st3	0
st4	0

2

Регистр	Hex
st0	3.1400000000000001243449787580175325
st1	3.1400001049041748046875
st2	0
st3	0
st4	0

3

Регистр	Hex
st0	3.140000000000000000954097911787244
st1	3.140000000000001243449787580175325
st2	3.1400001049041748046875
st3	0
st4	0

4

Регистр	Hex
st0	3.1400001049041748046875
st1	3.140000000000000000954097911787244
st2	3.140000000000001243449787580175325
st3	3.1400001049041748046875
st4	0

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D9 /2	FST m32fp	Valid	Valid	Copy ST(0) to <i>m32fp</i> .
DD /2	FST m64fp	Valid	Valid	Copy ST(0) to <i>m64fp</i> .
DD D0+i	FST ST(i)	Valid	Valid	Copy ST(0) to ST(i).
D9 /3	FSTP m32fp	Valid	Valid	Copy ST(0) to <i>m32fp</i> and pop register stack.
DD /3	FSTP m64fp	Valid	Valid	Copy ST(0) to <i>m64fp</i> and pop register stack.
DB /7	FSTP m80fp	Valid	Valid	Copy ST(0) to <i>m80fp</i> and pop register stack.
DD D8+i	FSTP ST(i)	Valid	Valid	Copy ST(0) to ST(i) and pop register stack.

```
finit
fld dword [mvar4]
fld qword [mvar8]
fld tword [mvar10]
fld st2

fst dword [mvar4]
fst st5
ret
```

```
19
            fst dword [mvar4]
(gdb) info float
  R7: Valid
             0x4000c8f5c30000000000 +3.140000104904174805
  R6: Valid 0x4000c8f5c28f5c28f800 +3.14000000000000124
  R5: Valid 0x4000c8f5c28f5c28f5c3 +3.14
=>R4: Valid
              0x4000c8f5c30000000000 +3.140000104904174805
  R3: Empty
              0x0000000000000000000000
  R2: Empty
             0x000000000000000000000
  R1: Empty
              0x0000000000000000000000
  R0: Empty
              0x000000000000000000000
Status Word:
                     0x2000
                       TOP: 4
Control Word:
                     0x037f
                              IM DM ZM OM UM PM
                       PC: Extended Precision (64-bits)
                       RC: Round to nearest
Tag Word:
                     0x00ff
Instruction Pointer: 0x00:0x00000000
Operand Pointer:
                     0x00:0x000000000
Opcode:
                     0x0000
```

```
finit
fld dword [mvar4]
fld qword [mvar8]
fld tword [mvar10]
fld st2

fst dword [mvar4]
fst st5
ret
```

```
20
           fst st5
(gdb) info float
  R7: Valid 0x4000c8f5c30000000000 +3.140000104904174805
  R6: Valid 0x4000c8f5c28f5c28f800 +3.140000000000000124
  R5: Valid 0x4000c8f5c28f5c28f5c3 +3.14
=>R4: Valid
             0x4000c8f5c30000000000 +3.140000104904174805
  R3: Empty
             0x0000000000000000000000
  R2: Empty
             0x000000000000000000000
  R1: Empty
  R0: Empty
             0x0000000000000000000000
Status Word:
                    0x2000
                      TOP: 4
Control Word:
                    0x037f
                            TM DM 7M OM UM PM
                      PC: Extended Precision (64-bits)
                      RC: Round to nearest
Tag Word:
                    0x00ff
Instruction Pointer: 0x00:0x00000000
Operand Pointer:
                    0x00:0x000000000
Opcode:
                    0x0000
```

```
finit
fld dword [mvar4]
fld qword [mvar8]
fld tword [mvar10]
fld st2

fst dword [mvar4]
fst st5
ret
```

```
22
            ret
(gdb) info float
  R7: Valid
             0x4000c8f5c30000000000 +3.140000104904174805
  R6: Valid
             0x4000c8f5c28f5c28f800 +3.1400000000000000124
  R5: Valid 0x4000c8f5c28f5c28f5c3 +3.14
=>R4: Valid
             0x4000c8f5c30000000000 +3.140000104904174805
  R3: Empty
             0x000000000000000000000
  R2: Empty 0x000000000000000000000
  R1: Valid 0x4000c8f5c30000000000 +3.140000104904174805
  R0: Empty 0x00000000000000000000
Status Word:
                    0x2000
                      TOP: 4
Control Word:
                    0x037f
                             IM DM ZM OM UM PM
                      PC: Extended Precision (64-bits)
                      RC: Round to nearest
Tag Word:
                    0x00f3
Instruction Pointer: 0x00:0x00000000
Operand Pointer:
                 0x00:0x000000000
Opcode:
                    0x0000
```

```
finit
fld dword [mvar4]
fld qword [mvar8]
fld tword [mvar10]
fld st2

fstp dword [mvar4]
fstp st5
ret
```

```
19
            fst dword [mvar4]
(gdb) info float
  R7: Valid 0x4000c8f5c30000000000 +3.140000104904174805
  R6: Valid 0x4000c8f5c28f5c28f800 +3.14000000000000124
  R5: Valid 0x4000c8f5c28f5c28f5c3 +3.14
=>R4: Valid
              0x4000c8f5c30000000000 +3.140000104904174805
  R3: Empty
              0x0000000000000000000000
  R2: Empty
             0x000000000000000000000
  R1: Empty
              0x0000000000000000000000
  R0: Empty
              0x000000000000000000000
Status Word:
                     0x2000
                       TOP: 4
Control Word:
                     0x037f
                              IM DM ZM OM UM PM
                       PC: Extended Precision (64-bits)
                       RC: Round to nearest
Tag Word:
                     0x00ff
Instruction Pointer: 0x00:0x00000000
Operand Pointer:
                     0x00:0x000000000
Opcode:
                     0x0000
```

```
20
                                   fstp st5
finit
                       (gdb) info float
fld dword [mvar4]
                         R7: Valid 0x4000c8f5c30000000000 +3.140000104904174805
fld gword [mvar8]
                         R6: Valid
                                     0x4000c8f5c28f5c28f800 +3.140000000000000124
                       =>R5: Valid
                                     0x4000c8f5c28f5c28f5c3 +3.14
fld tword [mvar10]
                         R4: Empty
                                     0x4000c8f5c300000000000
fld st2
                         R3: Empty
                                     0x0000000000000000000000
                         R2: Empty
                                     0x000000000000000000000
fstp dword [mvar4]
                         R1: Empty
                                     0x000000000000000000000
                         R0: Empty
                                     0x000000000000000000000
fstp st5
ret
                       Status Word:
                                            0x2800
                                              TOP: 5
                       Control Word:
                                            0x037f
                                                      IM DM ZM OM UM PM
                                              PC: Extended Precision (64-bits)
```

Operand Pointer:

Tag Word:

Opcode:

RC: Round to nearest

0x03ff

0x0000

0x00:0x000000000

Instruction Pointer: 0x00:0x00000000

```
finit
fld dword [mvar4]
fld qword [mvar8]
fld tword [mvar10]
fld st2

fstp dword [mvar4]
fstp st5
ret
```

```
22
            ret
(gdb) info float
  R7: Valid 0x4000c8f5c30000000000 +3.140000104904174805
=>R6: Valid
             0x4000c8f5c28f5c28f800 +3.140000000000000124
  R5: Empty 0x4000c8f5c28f5c28f5c3
  R4: Empty 0x4000c8f5c30000000000
  R3: Empty 0x000000000000000000000
  R2: Valid 0x4000c8f5c28f5c28f5c3 +3.14
  R1: Empty 0x000000000000000000000
  R0: Empty 0x000000000000000000000
Status Word:
                     0x3000
                       TOP: 6
Control Word:
                             IM DM ZM OM UM PM
                     0x037f
                       PC: Extended Precision (64-bits)
                       RC: Round to nearest
Tag Word:
                     0x0fcf
Instruction Pointer: 0x00:0x000000000
Operand Pointer:
                     0x00:0x000000000
Opcode:
                     0x0000
```

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D9 C8+i	FXCH ST(i)	Valid	Valid	Exchange the contents of ST(0) and ST(i).
D9 C9	FXCH	Valid	Valid	Exchange the contents of ST(0) and ST(1).

```
section .data
 mvar4 dd -3.14
 mvar8 dq 3.14
 mvar10 dq 6.28
section .text
global CMAIN
CMAIN:
 finit
 fld dword [mvar4] ;1
 fld qword [mvar8] ;2
 fld qword [mvar10];3
 fxch st2
 fxch
```

Регистр	Hex
st0	6.2800000000000002486899575160350651
st1	3.1400000000000001243449787580175325
st2	-3.1400001049041748046875
st3	0
	st0 st1 st2

Регистр	Hex
st0	-3.1400001049041748046875
st1	3.1400000000000001243449787580175325
st2	6.2800000000000002486899575160350651
st3	0

	Регистр	Hex	
	st0	3.140000000000001243449787580175325	
	st1	-3.1400001049041748046875	
5	st2	6.280000000000002486899575160350651	
	st3	0	

section .data

```
mvar4 dd 3.14
                                      11
section .text
global main
main:
  finit
  fld dword [mvar4];1
  fld dword [mvar4]
                                      Control Word:
  fld dword [mvar4]
  fld dword [mvar4];9
                                      Tag Word:
  fst dword [mvar4]
                                      Instruction Pointer: 0x00:0x00000000
  ret
                                      Operand Pointer:
                                      Opcode:
                      3.1400001
```

```
Breakpoint 1, main () at mytest.asm:11
            finit
(gdb) info float
  R7: Empty
              0x000000000000000000000
  R6: Empty
              0x0000000000000000000000
  R5: Empty
              0x0000000000000000000000
  R4: Empty
              0x00000000000000000000000
  R3: Empty
              0x00000000000000000000000
  R2: Empty
              0x000000000000000000000
  R1: Empty
              0x0000000000000000000000
=>R0: Empty
              0x000000000000000000000
Status Word:
                      exeeee
                        TOP: 0
```

0x037f

0xffff

0x0000

0x00:0x000000000

IM DM ZM OM UM PM

RC: Round to nearest

PC: Extended Precision (64-bits)

```
section .data
                               16
                                            fld dword
                                                      mvar4
mvar4 dd 3.14
                                (gdb) info float
                                  R7: Valid
                                              0x4000c8f5c30000000000 +3.140000104904174805
section .text
                                  R6: Valid
                                              0x4000c8f5c30000000000 +3.140000104904174805
global main
                                  R5: Valid
                                              0x4000c8f5c30000000000 +3.140000104904174805
main:
                               =>R4: Valid
                                              0x4000c8f5c30000000000 +3.140000104904174805
 finit
                                              0x00000000000000000000000
                                  R3: Empty
 fld dword [mvar4];1
                                 R2: Empty
                                              0x00000000000000000000000
  fld dword [mvar4]
                                 R1: Empty
                                              R0: Empty
                                              0x0000000000000000000000
 fld dword [mvar4]
 fld dword [mvar4]
                               Status Word:
                                                     0x2000
  fld dword [mvar4]
                                                        TOP: 4
 fld dword [mvar4]
                               Control Word:
                                                     0x037f
                                                               TM DM 7M OM UM PM
  fld dword [mvar4]
                                                        PC: Extended Precision (64-bits)
 fld dword [mvar4]
                                                        RC: Round to nearest
                               Tag Word:
                                                     0x00ff
  fld dword [mvar4];9
                               Instruction Pointer: 0x00:0x00000000
  fst dword [mvar4]
                               Operand Pointer:
                                                     0x00:0x000000000
  ret
                               Opcode:
                                                     0x0000
```

```
section .data
                                 20
                                              fld dword [mvar4] ;9
mvar4 dd 3.14
                                 (gdb) info flo<u>at</u>
section .text
                                   R7: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
global main
                                   R6: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
                                   R5: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
main:
                                   R4: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
  finit
                                   R3: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
  fld dword [mvar4];1
                                   R2: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
  fld dword [mvar4]
                                   R1: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
  fld dword [mvar4]
                                 =>R0: Valid
                                                0x4000c8f5c30000000000 +3.140000104904174805
  fld dword [mvar4]
                                 Status Word:
                                                       0x0000
  fld dword [mvar4]
                                                          TOP: 0
  fld dword [mvar4]
                                 Control Word:
                                                       0x037f
                                                                 TM DM ZM OM UM PM
  fld dword [mvar4]
                                                          PC: Extended Precision (64-bits)
  fld dword [mvar4]
                                                          RC: Round to nearest
                                 Tag Word:
                                                       0x0000
  fld dword [mvar4];9
                                 Instruction Pointer: 0x00:0x000000000
  fst dword [mvar4]
                                 Operand Pointer:
                                                       0x00:0x000000000
  ret
                                 Opcode:
                                                       0x0000
```


```
section .data
                              21
                                           nop
                              (gdb) info float
  mvar4 dd 3.14
                              =>R7: Special 0xffffc00000000000000 Real Indefinite (QNaN)
  section .text
                                R6: Valid
                                             0x4000c8f5c30000000000 +3.140000104904174805
  global main
                                R5: Valid
                                             0x4000c8f5c30000000000 +3.140000104904174805
  main:
                                R4: Valid
                                             0x4000c8f5c30000000000 +3.140000104904174805
    finit
                                R3: Valid
                                             0x4000c8f5c30000000000 +3.140000104904174805
                                R2: Valid
                                             0x4000c8f5c30000000000 +3.140000104904174805
    fld dword [mvar4];1
                                R1: Valid
                                             0x4000c8f5c30000000000 +3.140000104904174805
    fld dword [mvar4]
                                R0: Valid
                                             0x4000c8f5c30000000000 +3.140000104904174805
    fld dword [mvar4]
    fld dword [mvar4]
                              Status Word:
                                                    0x3a41
                                                              TF
                                                                                        SF
                                                                                                C1
    fld dword [mvar4]
                                                      TOP: 7
                              Control Word:
                                                    0x037f
                                                              IM DM ZM OM UM PM
    fld dword [mvar4]
                                                      PC: Extended Precision (64-bits)
    fld dword [mvar4]
                                                      RC: Round to nearest
    fld dword [mvar4]
                              Tag Word:
                                                    0x8000
    fld dword [mvar4];9
                              Instruction Pointer: 0x00:0x00000000
    fst dword [mvar4]
                              Operand Pointer:
                                                    0x00:0x000000000
                              Opcode:
                                                    0x0000
    ret
(gdb) x /f &mvar4
```

(gdb) x /T &mvar4 0x404028 <mvar4>: -nan(0x400000)


Команды передачи данных целого типа Используются в случае если операнд, применяемый в команде, имеет целый тип (1, 2, 4 или 8-байтный).

Команда	Операнды	Пояснение	Описание
FILD	src	$ 1OP_{cMp}$ =1; $SI(0)$ =SrC;	Загрузка операнда в вершину стека
FIST	dst	dst=ST(0);	Сохранение вершины стека в память
FISTP	dst	dst=ST(0); TOP _{SWR} +=1;	Сохранение вершины стека в память с выталкиванием

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
DF /0	FILD m16int	Valid	Valid	Push <i>m16int</i> o nto the FPU register stack.
DB /0	FILD m32int	Valid	Valid	Push <i>m32int</i> o nto the FPU register stack.
DF /5	FILD <i>m64int</i>	Valid	Valid	Push <i>m64int</i> o nto the FPU register stack.



Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
DF /2	FIST m16int	Valid	Valid	Store ST(0) in m16int.
DB /2	FIST m32int	Valid	Valid	Store ST(0) in m32int.
DF /3	FISTP m16int	Valid	Valid	Store ST(0) in m16int and pop register stack.
DB /3	FISTP m32int	Valid	Valid	Store ST(0) in m32int and pop register stack.
DF /7	FISTP m64int	Valid	Valid	Store ST(0) in m64int and pop register stack.



Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
DF /1	FISTTP m16int	Valid	Valid	Store ST(0) in m16int with truncation.
DB /1	FISTTP m32int	Valid	Valid	Store ST(0) in m32int with truncation.
DD /1	FISTTP m64int	Valid	Valid	Store ST(0) in m64int with truncation.



float mvar4 = 3.9; int mivar4 = (int) mvar4;

```
inline long int float2int(float flt)
   int intgr;
   asm
       fld flt
       fistp intgr
  };
  return intgr;
```

Команды загрузки констант Команды загрузки констант не имеют операндов и загружают соответствующее константное значение в вершину стека сопроцессора.

Команда	Пояснение	Описание
FLDZ	TOP _{SWR} -=1; ST(0)=0;	Загрузка 0
FLD1	TOP _{SWR} -=1; ST(0)=1;	Загрузка 1
FLDPI	TOP _{SWR} -=1; ST(0)=3.1415926535;	Загрузка π
FLDL2T	TOP _{SWR} -=1; ST(0)=3.3219280948;	Загрузка log ₂ 10
FLDL2E	TOP _{SWR} -=1; ST(0)=1.4426950408;	Загрузка log ₂ e
FLDLG2	TOP _{SWR} -=1; ST(0)=0.3010299956;	Загрузка lg 2
FLDLN2	TOP _{SWR} -=1; ST(0)=0.6931471805;	Загрузка In 2

```
section .data
  mvar4 dd 3.9
  mivar4 dd 5
section .text
global CMAIN
CMAIN:
  finit
  fldz
  fisttp dword [mivar4]; mivar4 = 0
  ret
```

Арифметические команды вещественного типа

Схема расположения операндов вещественных команд традиционна для команд сопроцессора. Первый операнд по умолчанию (если не указан в команде) располагается в **вершине стека** сопроцессора — регистре ST(0), и на его место после выполнения команды записывается результат. Второй операнд может быть расположен либо в памяти, либо в другом регистре стека сопроцессора. По умолчанию в качестве второго операнда используется регистр ST(1). Допустимыми типами операндов в памяти являются вещественные форматы простой и двойной точности. В отличие от целочисленных арифметических команд, вещественные арифметические команды допускают большее разнообразие в сочетании местоположения операндов и самих команд для выполнения конкретного арифметического действия.

Команда	Операнды	Пояснение	Описание
FADD	dst, src	dst = dst + src;	Сложение вещественное
FADDP	ST(i), ST(0)	$ST(i) = ST(i) + ST(0); TOP_{SWR} += 1;$	Сложение вещественное с выталкиванием
FSUB	dst, src	dst = dst — src;	Вычитание вещественное
FSUBP	ST(i), ST(0)	$ST(i) = ST(i) - ST(0); TOP_{SWR} += 1;$	Вычитание вещественное с выталкиванием
FSUBR	dst, src	dst = src — dst;	Вычитание вещественное реверсивное
FSUBRP	ST(i), ST(0)	$ST(i) = ST(0) - ST(i); TOP_{SWR} += 1;$	Вычитание вещественное реверсивное с выталкиванием
FMUL	dst, src	dst = dst * src;	Умножение вещественное
FMULP	ST(i), ST(0)	$ST(i) = ST(i) * ST(0); TOP_{SWR}+=1;$	Умножение вещественное с выталкиванием
FDIV	dst, src	dst = dst / src;	Деление вещественное
FDIVP	ST(i), ST(0)	ST(i) = ST(i) / ST(0); TOP _{SWR} +=1;	Деление вещественное с выталкиванием
FDIVR	dst, src	dst = src /dst;	Деление вещественное реверсивное
FDIVRP	ST(i), ST(0)	ST(i) = ST(0) / ST(i); TOP _{SWR} +=1;	Деление вещественное реверсивное с выталкиванием

	Шаг	Позиция	Инструкции	Содержимое стека
	1	1 2+4*3+A=	FLD [const1]	1
A = (1 + 2) * 4 + 3	2	1 2+4*3+A=	FLD [const2]	2, 1
, ,	3	1 2 + 4 * 3 + A =	FADDP	3
$1 2 + 4 \times 3 + A =$				
	4	1 2 + 4 * 3 + A =	FLD [const4]	4, 3
	5	1 2 + 4 * 3 + A =	FMULP	12
	6	1 2 + 4 * 3 + A =	FLD [const3]	3, 12
	7	1 2 + 4 * 3 + A =	FADDP	15
	8	1 2 + 4 * 3 + A =	-	(A), 15
	9	1 2 + 4 * 3 + A =	FSTP [A]	-
	10		окончание	
			алгоритма	

Арифметические команды целого типа Целочисленные арифметические команды предназначены для работы на тех участках вычислительных алгоритмов, где в качестве исходных данных используются целые числа в памяти, имеющие размерность 4 или 8 байт. Перед выполнением команды целочисленное значение преобразуется к вещественному формату двойной расширенной точности (80 бит).

Команда	Операнды	Пояснение	Описание
FIADD	src	ST(0) = ST(0) + src;	Сложение целочисленное
FISUB	src	ST(0) = ST(0) — src;	Вычитание целочисленное
FISUBR	src	S (0) = src - S (0):	Вычитание целочисленное реверсивное
FIMUL	src	ST(0) = ST(0) * src;	Умножение целочисленное
FIDIV	src	ST(0) = ST(0) / src;	Деление целочисленное
FIDIVR	src	SI(0) = src / SI(0);	Деление целочисленное реверсивное

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D8 /0	FADD m32fp	Valid	Valid	Add <i>m32fp</i> to ST(0) and store result in ST(0).
DC /0	FADD m64fp	Valid	Valid	Add <i>m64fp</i> to ST(0) and store result in ST(0).
D8 C0+i	FADD ST(0), ST(i)	Valid	Valid	Add ST(0) to ST(i) and store result in ST(0).
DC C0+i	FADD ST(i), ST(0)	Valid	Valid	Add ST(i) to ST(0) and store result in ST(i).
DE CO+i	FADDP ST(i), ST(0)	Valid	Valid	Add ST(0) to ST(i), store result in ST(i), and pop the register stack.
DE C1	FADDP	Valid	Valid	Add ST(0) to ST(1), store result in ST(1), and pop the register stack.
DA /0	FIADD m32int	Valid	Valid	Add <i>m32int</i> to ST(0) and store result in ST(0).
DE /0	FIADD <i>m16int</i>	Valid	Valid	Add <i>m16int</i> to ST(0) and store result in ST(0).

fld dword [a] ; fadd dword [b]; st0 = a + b

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D8 /4	FSUB m32fp	Valid	Valid	Subtract <i>m32fp</i> from ST(0) and store result in ST(0).
DC /4	FSUB m64fp	Valid	Valid	Subtract <i>m64fp</i> from ST(0) and store result in ST(0).
D8 E0+i	FSUB ST(0), ST(i)	Valid	Valid	Subtract ST(i) from ST(0) and store result in ST(0).
DC E8+i	FSUB ST(i), ST(0)	Valid	Valid	Subtract ST(0) from ST(i) and store result in ST(i).
DE E8+i	FSUBP ST(i), ST(0)	Valid	Valid	Subtract ST(0) from ST(i), store result in ST(i), and pop register stack.
DE E9	FSUBP	Valid	Valid	Subtract ST(0) from ST(1), store result in ST(1), and pop register stack.
DA /4	FISUB m32int	Valid	Valid	Subtract <i>m32int</i> from ST(0) and store result in ST(0).
DE /4	FISUB m16int	Valid	Valid	Subtract <i>m16int</i> from ST(0) and store result in ST(0).

fld dword [a] ; fld dword [b] ; fsubp ; st0 = a - b

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D8 /5	FSUBR m32fp	Valid	Valid	Subtract ST(0) from <i>m32fp</i> and store result in ST(0).
DC /5	FSUBR m64fp	Valid	Valid	Subtract ST(0) from <i>m64fp</i> and store result in ST(0).
D8 E8+i	FSUBR ST(0), ST(i)	Valid	Valid	Subtract ST(0) from ST(i) and store result in ST(0).
DC E0+i	FSUBR ST(i), ST(0)	Valid	Valid	Subtract ST(i) from ST(0) and store result in ST(i).
DE E0+i	FSUBRP ST(i), ST(0)	Valid	Valid	Subtract ST(i) from ST(0), store result in ST(i), and pop register stack.
DE E1	FSUBRP	Valid	Valid	Subtract ST(1) from ST(0), store result in ST(1), and pop register stack.
DA /5	FISUBR m32int	Valid	Valid	Subtract ST(0) from <i>m32int</i> and store result in ST(0).
DE /5	FISUBR m16int	Valid	Valid	Subtract ST(0) from <i>m16int</i> and store result in ST(0).

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D8 /1	FMUL m32fp	Valid	Valid	Multiply ST(0) by <i>m32fp</i> and store result in ST(0).
DC /1	FMUL m64fp	Valid	Valid	Multiply ST(0) by <i>m64fp</i> and store result in ST(0).
D8 C8+i	FMUL ST(0), ST(i)	Valid	Valid	Multiply ST(0) by ST(i) and store result in ST(0).
DC C8+i	FMUL ST(i), ST(0)	Valid	Valid	Multiply ST(i) by ST(0) and store result in ST(i).
DE C8+i	FMULP ST(i), ST(0)	Valid	Valid	Multiply ST(i) by ST(0), store result in ST(i), and pop the register stack.
DE C9	FMULP	Valid	Valid	Multiply ST(1) by ST(0), store result in ST(1), and pop the register stack.
DA /1	FIMUL m32int	Valid	Valid	Multiply ST(0) by <i>m32int</i> and store result in ST(0).
DE /1	FIMUL m16int	Valid	Valid	Multiply ST(0) by <i>m16int</i> and store result in ST(0).


fld dword [a] ; fmul dword [b] ; st0 = a * b

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D8 /6	FDIV m32fp	Valid	Valid	Divide ST(0) by <i>m32fp</i> and store result in ST(0).
DC /6	FDIV m64fp	Valid	Valid	Divide ST(0) by <i>m64fp</i> and store result in ST(0).
D8 F0+i	FDIV ST(0), ST(i)	Valid	Valid	Divide ST(0) by ST(i) and store result in ST(0).
DC F8+i	FDIV ST(i), ST(0)	Valid	Valid	Divide ST(i) by ST(0) and store result in ST(i).
DE F8+i	FDIVP ST(i), ST(0)	Valid	Valid	Divide ST(i) by ST(0), store result in ST(i), and pop the register stack.
DE F9	FDIVP	Valid	Valid	Divide ST(1) by ST(0), store result in ST(1), and pop the register stack.
DA /6	FIDIV m32int	Valid	Valid	Divide ST(0) by <i>m32int</i> and store result in ST(0).
DE /6	FIDIV m16int	Valid	Valid	Divide ST(0) by <i>m16int</i> and store result in ST(0).

fld dword [a] ; fdiv dword [b] ; st0 = a / b

поманды сопроце
$x^2 + 7x + 6 =$
section .data
four DD 4.
two DD 2.
and the second

```
section .bss
 a resd 1
```



ac resd 1 bb resd 1 section .text global CMAIN CMAIN: mov dword [a], 1 mov dword [b], 7

mov dword [c], 6

```
FINIT; иниц. 8087
```

FST dword [d]

FIADD dword [b]

FIADD dword [b]

FIDIV dword [a]

FDIV dword [two]

FSTP dword [x2]

FIDIV dword [a]

FDIV dword [two]

FSTP dword [x1]

FSQRT

FCHS

FCHS

FCHS

FXCH ST1

FLD STO

FILD dword [b]

FMUL STO,STO

FST dword [bb] FILD dword [a] FMUL dword [four]

FIMUL dword [c]

FST dword [ac] FSUBP ST1,ST0

; sqrt(d)

; -sqrt(d) ; b-sqrt(d) ; -b+sqrt(d)

; b

; a

; 4*a

; 4*a*c

; sqrt(d)

;d=b*b-4*a*c

; b*b

; sqrt(d) ; b+sqrt(d) ; -b-sqrt(d)

; -b-sqrt(d)/a/2

; -b+sqrt(d)

; -b+sqrt(d)/a

; -b+sqrt(d)/a/2

; -b-sqrt(d)/a

! -b+sqrt(d) ! -b+sqrt(d)

;-----ST(0)------!

; копирование вершины стека ==> bb

!?

!?

!?

! sqrt(d) ! -b+sqrt(d)

! -b+sqrt(d)

! -b+sqrt(d)

! -b+sart(d)

! sqrt(d)

! sqrt(d)

! sqrt(d)

1? ; копирование вершины стека ==> d

; копирование вершины стека ==> ас

! b*b

! b*b ! b*b

$$x^2 + 7x + 6 = 0$$
 $x_1 = -6, x_2 = -1$

x1	-1	Float ▼ d ▼
x2	-6	Float ▼ d ▼

st0	0	(raw 0x00000000000000000000)
st1	0	(raw 0x00000000000000000000)
st2	0	(raw 0x00000000000000000000)
st3	0	(raw 0x00000000000000000000)
st4	0	(raw 0x00000000000000000000)
st5	0	(raw 0x00000000000000000000)
st6	-6	(raw 0xc001c000000000000000)
st7	-1	(raw 0xbfff800000000000000)
fctrl	0x37f	895
fstat	0 x 0	0
ftag	0xffff	65535

Команды сравнения данных

Команды данной группы выполняют сравнение значений числа в вершине стека и операнда, указанного в команде

Команда	Операнды	Пояснение	Описание
FCOM FUCOM	src	ST(0) — src	Вещественное сравнение
FCOMP FUCOMP	src	ST(0) — src; TOP _{SWR} +=1;	Вещественное сравнение с выталкиванием
FCOMPP FUCOMPP	_	ST(0) — ST(1); TOP _{SWR} +=2;	Вещественное сравнение с двойным выталкиванием
FCOMI FUCOMI	ST, ST(i)	ST(0) — ST(i)	Вещественное сравнение с модификацией EFLAGS
FCOMIP FUCOMIP	ST, ST(i)	ST(0) — ST(i); TOP _{SWR} +=1;	Вещественное сравнение с выталкиванием с модификацией EFLAGS
FXAM	_		Анализ ST(0)

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
D8 /2	FCOM m32fp	Valid	Valid	Compare ST(0)
	3,			with m32fp.
DC /2	FCOM m64fp	Valid	Valid	Compare ST(0)
DC / Z	1 CON MO-JP	Valia	Valia	with <i>m64fp</i> .
D8 D0+i	FCOM ST(i)	Valid	Valid	Compare ST(0) with ST(i).
D8 D1	FCOM	Valid	Valid	Compare ST(0) with ST(1).
				Compare ST(0)
D8/3	FCOMP m32fp	Valid	Valid	with m32fp and pop
				register stack.
DC /2	ECOMP medfn	Valid	Valid	Compare ST(0) with m64fp
DC /3	FCOMP <i>m64fp</i>	Vallu	valiu	and pop register stack.
D8 D8+i	FCOMP ST(i)	Valid	Valid	Compare ST(0) with ST(i)
ודסט טסדו	rcolvir 31(I)	valiu	valiu	and pop register stack.
D8 D9	FCOMP	Valid	Valid	Compare ST(0) with ST(1)
D6 D3	FCOIVIF	valiu	valiu	and pop register stack.
				Compare ST(0) with ST(1)
DE D9	FCOMPP	Valid	Valid	and pop register stack
				twice.

0. Ordered vs Unordered

FCOM vs FUCOM

	Усло	овие		C3			C2				CO				
	ST(0)	> src			0			0				0			
	ST(0)	< src			C)		0				1			
	ST(0)	= src			1	-		0				0			
		устима ия (#І			1				1				1		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
В	C3		TOP		C2	C1	C0	ES	SF	PE	UE	OE	ZE	DE	IE

invalid-arithmetic-operand exception (#IA)

FCOM: один из операндов QNaN FUCOM: один из операндов SNaN

O. Ordered vs Unordered

FCOM

section .data 15 13 12 11 10 9 8 6 14 4 3 2 0 qnan dd 0x7fc00000 C3 **TOP** C2 C1 C0 ES SF PE UE OE ZE DE ΙE snan dd 0x7fa00000 0 - 10 0 0 0xc03100 section .text 1 global CMAIN 0 - QNaNCMAIN: 0xc07501 finit 1 QNaN-1 fld1 QNaN fldz 0xc07501 ;fld dword [qnan] QNaN-1 ;fld dword [snan] **SNaN** fcom 0xc07501 ret

O. Ordered vs Unordered

FUCOM

section .data 15 13 12 11 10 9 8 6 14 4 3 2 0 qnan dd 0x7fc00000 C3 **TOP** C2 C1 C0 ES SF PE UE OE ZE DE ΙE snan dd 0x7fa00000 0 - 10 0 0 0xc03100 section .text 1 global CMAIN 0 - QNaN0 CMAIN: 0xc07500 finit 1 QNaN-1 fld1 QNaN fldz 0xc07500 ;fld dword [qnan] QNaN-1 ;fld dword [snan] **SNaN** fucom 0xc07501 ret

Условие	С3	C2	CO
ST(0) > src	0	0	0
ST(0) < src	0	0	1
ST(0) = src	1	0	0
Недопустимая операция (#IA)	1	1	1

SWR

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
В	C3		TOP		C2	C1	CO	ES	SF	PE	UE	OE	ZE	DE	IE

SAHF (AH -> EFLAGS)

15	14	13	12	11	10	9	8
SF	ZF		AF		PF		CF

Мнемокод	Название	Условие перехода после команды СМР ор1, ор2	Значения флагов	Примечание
JE	Переход если равно	op1 = op2	ZF = 1	Для всех чисел
JNE	Переход если не равно	op1 ≠ op2	ZF = 0	
JL/JNGE	Переход если меньше	op1 < op2	$SF \neq OF$	Для чисел со знаком
JLE/JNG	Переход если меньше или равно	op1 ≤ op2	SF ≠ OF или ZF = 1	
JG/JNLE	Переход если больше	op1 > op2	SF = OF и $ZF = 0$	
JGE/JNL	Переход если больше или равно	op1 ≥ op2	SF = OF	
JB/JNAE	Переход если ниже	op1 < op2	CF = 1	Для чисел без знака
JBE/JNA	Переход если ниже или равно	op1 ≤ op2	CF = 1 или ZF = 1	
JA/JNBE	Переход если выше	op1 > op2	CF = 0 и $ZF = 0$	
JAE/JNB	Переход если выше или равно	op1 ≥ op2	CF = 0	

```
segment .data
 v0 dd 2.8
 v1 dd 2.9
segment .text
main:
 finit
 fld dword [v1]
 fld dword [v0]
 fcompp ; сравниваем ST(0) и ST(1); ST(0) — ST(1);
 fstsw ax ; данные регистра состояния загружаем в AX
  sahf ; загружаем данные из AX в регистр FLAGS
  setb al ; AL = true if st(0) < st(1)
  movzx eax, al; проверяем значение AL
  ret
; eax == 1 , если v0 < v1
```

```
segment .data
 v0 dd 2.8
  v1 dd 2.9
segment .text
main:
  finit
  fld dword [v1]
  fld dword [v0]
  fcompp ; сравниваем ST(0) и ST(1)
  fstsw ax ; данные регистра состояния загружаем в AX
  sahf
           ; загружаем данные из АХ в регистр FLAGS
  jnb set 10 ; если st(0) >= st(1) переход к set 10
  mov eax, 5;
  jmp end proc
set 10:
  mov eax, 10
end proc:
  ret
; eax == 5, если v0 < v1; eax == 10, если v0 >= v1
```


Особый интерес представляет команда FCOMI (FUCOMI). Она сравнивает содержимое регистра ST(0) со значением операнда ST(i) и устанавливает биты ZF, PF, CF регистра EFLAGS в соответствии с таблицей. Анализ выполнения сравнения осуществляет последующая команда условного перехода (команда центрального процессора).

Условие	ZF	PF	CF	Переход
ST(0) > ST(i)	0	0	0	ja
ST(0) < ST(i)	0	0	1	jb
ST(0) = ST(i)	1	0	0	je
ST(0) >= ST(i)	*	0	0	jae
ST(0) <= ST(i)	*	0	*	jbe
Недопустимая операция (#IA)	1	1	1	

```
segment .data
 v0 dd 2.8
  v1 dd 2.9
segment .text
main:
  finit
  fld dword [v1]
  fld dword [v0]
  fcomip st0, st1 ; сравниваем ST(0) и ST(1)
  setb al ; AL = 1 если st(0) < st(1)
  movzx eax, al ; проверяем значение AL
  ret
; eax == 1 , если v0 < v1
```

Команда FXAM проверяет содержимое регистра ST(0) и устанавливает биты C0, C2, C3 регистра swr в соответствии с таблицей. Бит C1 устанавливается равным знаковому биту ST(0).

Класс	C3	C2	CO
Неподдерживаемы й формат	0	0	0
Нечисло (NaN)	0	0	1
Конечное число	0	1	0
Бесконечность	0	1	1
Ноль	1	0	0
Пустой регистр	1	0	1
Ненормированное число	1	1	0



Команды сравнения данных целого типа

Команда	Операнды	Пояснение	Описание
FICOM	src	ST(0) — src	Сравнение с целым числом src
FICOMP	src	ST(0) — src; TOP _{SWR} +=1;	Сравнение с целым числом src с выталкиванием
FTST	_	ST(0)-0;	Анализ ST(0) (сравнение с нулем)

Команды сравнения данных целого типа

Opcode	Instruction	64-Bit Mode	Compat/Leg Mode	Description
DE /2	FICOM m16int	Valid	Valid	Compare ST(0) with <i>m16int</i> .
DA /2	FICOM m32int	Valid	Valid	Compare ST(0) with <i>m32int</i> .
DE /3	FICOMP m16int	Valid	Valid	Compare ST(0) with <i>m16int</i> and pop stack register.
DA /3	FICOMP m32int	Valid	Valid	Compare ST(0) with <i>m32int</i> and pop stack register.

Команды условного перемещения FCMOVcc

Opcode	Instruction	64-Bit Mode	Compat/ Leg Mode	Description
DA C0+i	FCMOVB ST(0), ST(i)	Valid	Valid	Move if below (CF=1).
DA C8+i	FCMOVE ST(0), ST(i)	Valid	Valid	Move if equal (ZF=1).
DA D0+i	FCMOVBE ST(0), ST(i)	Valid	Valid	Move if below or equal (CF=1 or ZF=1).
DA D8+i	FCMOVU ST(0), ST(i)	Valid	Valid	Move if unordered (PF=1).
DB C0+i	FCMOVNB ST(0), ST(i)	Valid	Valid	Move if not below (CF=0).
DB C8+i	FCMOVNE ST(0), ST(i)	Valid	Valid	Move if not equal (ZF=0).
DB D0+i	FCMOVNBE ST(0), ST(i)	Valid	Valid	Move if not below or equal (CF=0 and ZF=0).
DB D8+i	FCMOVNU ST(0), ST(i)	Valid	Valid	Move if not unordered (PF=0).

Дополнительные инструкции

Дополнительные арифметические команды Команды этой группы не имеют операндов, производят действие с операндом в вершине стека сопроцессора. Результат выполнения операции сохраняется в регистре ST(0). Сбрасывают в 0 признак C1 при пустом стеке, устанавливают в 1 при округлении результата.

Команда	Пояснение	Описание
FSQRT	ST(0) = √ST(0)	Вычисление квадратного корня
FABS	ST(0) = ST(0)	Вычисление модуля
FCHS	ST(0) = -ST(0)	Изменение знака
FXTRACT	temp = ST(0); ST(0)=порядок(temp); TOP-=1; ST(0)=мантисса(temp);	Выделение порядка и мантиссы
FSCALE	$ST(0) = ST(0) \cdot 2^{ST(1)}$	Масштабирование по степеням 2
FRNDINT	ST(0)=(ST(0))	Округление ST(0)
FPREM	ST(0)=ST(0)-Q*ST(1)	Частичный остаток от деления

Команда FXTRACT — выделение порядка и мантиссы. Операнд-источник по умолчанию, хранящийся в регистре ST(0), разделяется на порядок и мантиссу, порядок сохраняется в ST(0), а затем мантисса помещается в стек, меняя при этом указатель вершины стека (поле top). Для операнда, хранящего мантиссу, знак и мантисса остаются неизменными по сравнению с операндом источника. Вместо порядка записывается 3FFFh. После выполнения команды регистр ST(1) хранит значение порядка исходного операнда.

Команда FSCALE— команда масштабирования: изменяет порядок значения, находящегося в вершине стека сопроцессора ST(0) на величину ST(1). Команда не имеет операндов. Величина в ST(1) рассматривается как число со знаком. Его прибавление к полю порядка вещественного числа в ST(0) означает его умножение на величину 2^{ST(1)}. С помощью данной команды удобно масштабировать на степень двойки некоторую последовательность чисел в памяти. Для этого достаточно последовательно загружать числа в вершину стека, после чего применять команду FSCALE и сохранять значения обратно в памяти.

По сути (для норм.чисел) изменяет только значение экспоненты.

Команда FRNDINT – округляет значение, находящееся в вершине стека сопроцессора ST(0). Команда не имеет операндов. Сопроцессор имеет программно-аппаратные средства для выполнения операции округления тех результатов работы команд, которые не могут быть точно представлены. Но операция округления может быть проведена и принудительно к значению в регистре ST(0), для этого предназначена последняя команда в дополнительных команд — команда округления. Возможны четыре режима округления величины в ST(0), которые определяются значениями в поле RC управляющего регистра CWR. Для изменения режима округления используются команды FSTCWR и FLDCWR, которые, соответственно, записывают в память содержимое управляющего регистра сопроцессора и восстанавливают его обратно. Таким образом, пока содержимое этого регистра находится в памяти, можно установить необходимое значение поля RC.

Команда FPREM — получение частичного остатка от деления. Исходные значения делимого и делителя размещаются в стеке — делимое в ST(0), делитель в ST(1). Команда производит вычисления по формуле ST(0)=ST(0)-Q*ST(1),

где Q — целочисленное частное от деления. Делитель рассматривается как некоторый модуль. Поэтому в результате работы команды получается остаток от деления по модулю. Физически работа команды заключается в реализации деление в столбик. При этом каждое промежуточное деление осуществляется отдельной командой FPREM. Цикл, центральное место в котором занимает команда FPREM, завершается, когда очередная полученная разность в ST(0) становится меньше значения модуля в ST(1). Судить об этом можно по состоянию флага C2 в регистре состояния swr:

- •если C2=0, то работа команды fprem полностью завершена, так как разность в ST(0) меньше значения модуля в ST(1);
- •если C2=1, то необходимо продолжить выполнение команды fprem, так как разность в ST(0) больше значения модуля в ST(1).

Таким образом, необходимо анализировать флаг C2 в теле цикла. Для этого C2 записывается в регистр флагов основного процессора с последующим анализом его командами условного перехода. Другой способ заключается в сравнении ST(0) и ST(1). Команда fprem не соответствует последнему стандарту на вычисления с плавающей точкой IEEE-754. По этой причине в систему команд сопроцессора i387 была введена команда fprem1, которая отличается от FPREM тем, что накладывается дополнительное требование на значение остатка в ST(0). Это значение не должно превышать половины модуля в ST(1). После полного завершения работы команды FPREM/FPREM1 (когда C2=0), биты C0, C3, C1 содержат значения трех младших разрядов частного.

Команды трансцендентных функций

Сопроцессор имеет ряд команд, предназначенных для вычисления значений тригонометрических функций, а также значений логарифмических и показательных функций. Значения аргументов в командах, вычисляющих результат тригонометрических функций, должны задаваться в радианах. Данная группа команд не имеет операндов. Результат сохраняется в регистре ST(0). Сбрасывает в 0 признак C1 при пустом стеке, устанавливают в 1 при округлении. Признак C2 устанавливается в 1 при выходе значения угла за границы диапазона [-2⁶³; 2⁶³].

оманда	Пояснение	Описание
FSIN	ST(0) = sin(ST(0))	Вычисление синуса
FCOS	ST(0) = cos(ST(0))	Вычисление косинуса
FSINCOS	temp=ST(0); ST(0)=sin(temp); TOP-=1; ST(0)=cos(temp);	Вычисление синуса и косинуса
FPTAN	ST(0)=tg(ST(0)); TOP-=1; ST(0)=1.0;	Вычисление тангенса
FPATAN	ST(1)=atan(ST(1)/ST(0)); TOP+=1;	Вычисление арктангенса
F2XM1	ST(0)=2 ^{ST(0)} -1;	Вычисление выражения y=2×-1
FYL2X	x=ST(0); y=ST(1); TOP+=1; ST(0)=y*log ₂ x;	Вычисление выражения у*log ₂ x
FYL2XP1	x=ST(0); y=ST(1); TOP+=1; ST(0)=y*log ₂ (x+1);	Вычисление выражения y*log ₂ (x+1)

Команда F2XM1 вычисляет значение функции: 2^{x} -1. Исходное значение х размещается в вершине стека сопроцессора ST(0) и должно лежать в диапазоне [-1; 1]. Результат замещает значение в регистре ST(0). Эта команда может быть использована для вычисления показательных функций. 1 вычитается для того, чтобы получить точный результат, когда х близок к нулю. Поскольку нормированное число всегда содержит в качестве первой значащей цифры единицу, если в результате вычисления функции получается число 1,00000000456..., то команда F2XM1, вычитая 1 из этого числа, и затем, нормируя результат, формирует больше значащих цифр, то есть делает его более точным. Неявное вычитание единицы командой F2XM1 компенсируется командой FADD с единичным операндом.

Команда FYL2X вычисляет значение функции ST(0)=ST(1)·log₂ST(0). Значение х должно лежать в диапазоне [0;∞). Перед тем, как осуществить запись результата в вершину стека, команда FYL2X выталкивает значения х и у из стека, и только после этого производит запись результата в стек.

Команда FYL2XP1—вычисляет ST(0)=ST(1)·log₂(ST(0)+1). Значение х должно лежать в диапазоне [0;∞). Поскольку специальной команды в сопроцессоре для операции возведения в степень нет, возведение в произвольную степень числа с любым основанием производится по формуле:

$$x^y = 2^{y \cdot \log_2 x}$$

Вычисление значения выражения $z=y\cdot\log_2 x$ для любых y>0 и x>0 производится командой сопроцессора FYL2X. Вычисление 2^z-1 производится командой F2XM1. Лишнее действие вычитания 1 можно компенсировать сложением с единицей. Но в последнем действии есть тонкий момент, который связан с тем, что величина аргумента x должна лежать в диапазоне: [-1; 1]. В случае, если x превышает это значение (например, для вычисления x0 при вычислении выражения x0 командой FYL2X, получим в стеке значение x1. Попытка вычислить значение x1 командой F2XM1 ни x1 чему не приведет — результат будет не определен. В этой ситуации используется команда сопроцессора FSCALE, которая вычисляет значение выражения x2, но для **целых** значений x1 со знаком. Применив формулу

$$2^{a+b} = 2^a \cdot 2^b$$

получаем решение проблемы. Разделяем дробный показатель степеней больших 1 по модулю на две части — целую и дробную. После этого вычисляем отдельно командами FSCALE и F2XM1 степени двойки и перемножаем результаты.

```
1. ix = b * log b (x) 3^9 = 2 ^ log2(3^9) = 2 ^ (9 * log2(3)) =
                2 \wedge (9 * \log_2(3) % 1) * 2 \wedge (9 * \log_2(3) / 1) =
                2 \wedge (9 * \log_2(3) % 1)-1 + 1) * 2 \wedge (9 * \log_2(3) / 1)
2.power
        dd
3.x dd 3
4.result dd 0
5.
б.; В коде
7.
     finit
                             st0
                                            st1
                                                      ; st2
8. fild
            [power]
9.
                       ; 3
     fild [x]
                                        ; 9
10.
   fy12x
                       9 * log2(3)=14.26
11.
                       ; 1
     fld1
                                 ; 14.26
12.
      fld st1
                    : 14.26
                                        ; 1
                                                     ; 14.26
13.
     fprem
                       ; 0.26
                                       ; 1
                                                     ; 14.26
14.
     f2xm1
                       ; 2<sup>0</sup>.26-1=0.20 ; 1
                                                      ; 14.26
15.
      faddp
                       ; 1.20
                                ; 14.26
16.
      fscale
                       ; 1.20* 2<sup>1</sup>4 =19683 ; 14.26
17.
     fxch
           st1
                       ; 14.26 ; 19683
18.
      fstp st0
                   : 19683
19.
   fistp [result] ; result = 3^9
```

MMX, SSE,..., AVX



4. SISD и т.п.

Таксономия (Классификация) Флинна (англ. Flynn's taxonomy) — общая классификация архитектур ЭВМ по признакам наличия параллелизма в потоках команд и данных. Была предложена Майклом Флинном в 1966 году и расширена в 1972 году.

Всё разнообразие архитектур ЭВМ в этой таксономии Флинна сводится к четырём классам:

ОКОД — Вычислительная система с одиночным потоком команд и одиночным потоком данных

(SISD, single instruction stream over a single data stream).

ОКМД — Вычислительная система с одиночным потоком команд и множественным потоком данных

(**SIMD**, single instruction, multiple data).

МКОД — Вычислительная система со множественным потоком команд и одиночным потоком данных

(MISD, multiple instruction, single data).

МКМД — Вычислительная система со множественным потоком команд и множественным потоком данных

(MIMD, multiple instruction, multiple data).

4. SISD и т.п.

SISD – пример Интелевского процессора, один поток команд в сегменте инструкций и один поток данных в сегменте данных. За один шаг одна инструкция обрабатывает одну порцию данных

MIMD — это различные параллельные решения, к примеру Analog Devices 21161 (tiger shark), содержит два ALU и в коде можно в одной строке написать две инструкции, в которые передать независимые данные.

MISD – как пример, вычисления на матрицах, когда значение ячейки матрицы подвергается разным преобразованиям в зависимости от шага вычислений. Мажоритарные отказоустойчивые системы (диверсифицированное программирование)

SIMD – несколько данных подвергаются одной и той же операции. Далее поподробнее...

4. SISD и т.п.

Предположим, вам нужно записать звучание нескольких музыкальных инструментов, или создать программу для аудиоконференции, в которой несколько человек могут говорить одновременно. Т.е. вам надо микшировать (mixing) звук.

Из курса физики вы знаете, что звук это волна, при сложении происходит явление интерференции, т.е. сложение волн

Так вы знаете, что по теореме Котельникова, используя квантование, вы можете оцифровать ваши аналоговые сигналы и получить, к примеру 20 мс отрывок в виде массива из 160 байт, где каждый байт – единичное значение вашего сигнала.

Задача – сложить поэлементно полученные массивы.

Использовать типовое решение, вида:

mov eax, [arr1 + esi] mov ebx, [arr2 + edi] add eax, ebx Повторить

Не очень красиво и довольно долго.


Решение? **SIMD**

Создать расширение для процессора, позволяющее одну команду (к примеру сложение) реализовать одновременно для нескольких данных

ММХ-расширение появилось в Pentium MMX (P55, январь 1997) и включало в себя 57 новых команд, предназначенных для обработки звуковых и видеосигналов. Позднее их поддержка появилась в K6 (Little Foot) от AMD и в 6х86МХ от Cyrix.

ММХ-расширение микропроцессора Pentium предназначено для поддержки приложений, ориентированных на работу с большими массивами данных целого типа, над которыми выполняются одинаковые операции. С данными такого типа обычно работают мультимедийные, графические, коммуникационные программы. По этой причине данное расширение архитектуры микропроцессоров Intel и названо *MultiMedia eXtensions* (MMX), что переводится как мультимедиа расширения.

Основа программной компоненты — система команд ММХ-расширения (те самые 57 новых команд) и четыре новых типа данных. ММХ-команды являются естественным дополнением основной системы команд микропроцессора. Основным принципом их работы является одновременная обработка нескольких единиц однотипных данных одной командой. Основа аппаратной компоненты — 8 ММХ регистров, каждый размером в 64 бит = 8 байт. ММХ работает только с целыми числами; поддерживаются данные размером в 1, 2, 4 или 8 байт. То есть, один ММХ регистр может содержать 8, 4, 2 или 1 операнд соответственно.



На самом деле эти регистры не являются новыми, а ММХ-расширение **использует регистры сопроцессора** (FPU). Как известно, регистры сопроцессора стека имеют размерность 80 бит, что касается ММХ регистров, то их разрядность только 64 бита. Поэтому, когда регистры сопроцессора играют роль ММХ-регистров, то доступными являются лишь их младшие 64 бита. К тому же, при работе стека сопроцессора в режиме ММХ-расширения, он рассматривается не как стек, а как обычный регистровый массив с произвольным доступом. Таким образом, можно сказать, что расширения ММХ реализованы в виде дополнительного режима, в который процессор может переключаться из обычного режима работы. Регистровый стек сопроцессора не может одновременно использоваться и по своему прямому назначению и как ММХ-расширение, поэтому необходимо заботиться о его разделении и корректной работе с ним. Такое совмещение может снизить эффективность работы в случае попеременного использования обычных вычислений с плавающей точкой и работы в режиме ММХ.

Данные, содержащиеся в ММХ-регистрах, можно покомпонентно складывать, умножать, вычитать, выполнять разнообразные специфические, необходимые для мультимедиа приложений, операции, вроде сложения без переполнения, вычисления среднего арифметического и производить логические операции с битами (побитовый and, or, xor). Делить, правда, нельзя, есть ещё ограничения. Но многие операции можно делать на порядок быстрее, даже больше. Однако, применение ММХ в особенности требует специальной ручной оптимизации, никакой компилятор тут существенно не поможет. Под ММХ, например, оптимизируются разнообразные кодеки аудио файлов, алгоритмы работы которых хорошо сочетаются с ММХ. Причём, не вся программа целиком, а небольшая часть, выполняющая основную работу, и это обстоятельство упрощает оптимизацию.

Допустим, у нас есть два массива: А и В, длиной по 8 байтов каждый. Поставим себе задачу — прибавить к каждому элементу массива В соответствующий ему элемент массива А. Это приведет нас к такой программе:

mov esi, A
mov edi, B
mov ecx, 8


OurLoop:
mov al, [esi]
add [edi], al
inc esi
inc edi
loop OurLoop

А это на ММХ:

movq mm0, [A] movq mm1, [B] paddb mm0, mm1 movq [B], mm1

Команды технологии ММХ работают со следующими типами данных:

- упакованные байты (восемь байтов в одном 64-разрядном регистре)
- упакованные слова (четыре 16-разрядных слова в 64-разрядном регистре)
- упакованные двойные слова (два 32-разрядных слова в 64-разрядном регистре)
- 64-- разрядные слова.



команды пересылки данных:

movd dst, src — пересылает 32-разрядные данные из памяти в регистры ММХ и обратно или из целочисленных регистров процессора в регистры ММХ и обратно;

movq dst,src – пересылает 64-разрядные упакованные данные из памяти в регистры MMX и обратно или между регистрами MMX;

Opcode/Instruction	Op/ En	64/32-bit Mode	CPUID Feature Flag	Description
MOVD mm, r/m32	А	V/V	ММХ	Move doubleword from r/m32 to mm.
MOVQ mm, r/m64	А	V/N.E.	MMX	Move quadword from r/m64 to mm.
MOVD r/m32, mm	В	V/V	ММХ	Move doubleword from mm to r/m32.
MOVQ r/m64, mm	В	V/N.E.	ММХ	Move quadword from mm to r/m64.


арифметические команды:


punpckhwd - распаковка;

padd[b, w, d, s[b,w], us[b,w]] - сложение элементов данных регистра. возможно насыщение; //s — насыщение знакового до максимального, us - ...беззнакового psub[b, w, d, s[b, w], us[b,w]] - вычитание упакованных элементов. Возможно насыщение; //s — насыщение знакового до максимального, us - ...беззнакового

насыщение; //s — насыщение знакового до максимального, us - ...беззнакового pmul[h,l]w - знаковое умножение упакованных слов. Возврат старших/младших слов результата;

mov eax, 0x7e7F8081 movd mm0, eax movd mm1, eax paddb mm0, mm1; -nan(0x0fcfe0002) - переполнение movd mm0, eax paddsb mm0, mm1; -nan(0x07f7f8080) — 7F и 80 = [127 и -128] movd mm0, eax paddusb mm0, mm1; -nan(0x0fcfeffff) — FF = 255





арифметические команды: 0x1111 * 0x1111 = 0x01234321 pmul[h,l]w - знаковое умножение упакованных 0x2222 *0x2222 = 0x048D0C84 слов. Возврат старших/младших слов результата; punpckhwd - распаковка; 0x1111 * 0x1111 = 0x01234321 0x2222 = 0x048D0C84 A dq 0x2222000000001111

```
movq mm1,qword [a]; получаем 4 очередных элемента массива A (word), mm1= 0x2222000000001111 movq mm0,qword [a]; получаем 4 очередных элемента массива B (word), mm0= 0x2222000000001111 pmulhw mm0, mm1; mm0 = hi (A * B) mm0 = 0x048D00000000123 movq mm2,qword [a]; mm2= 0x2222000000001111 pmullw mm1, mm2; mm1 = low (A * B) mm1 = 0x0C8400000004321 movq mm2,mm0; mm2 = 0x048D00000000123 movq mm3,mm1; mm3 = 0x0C84000000004321 punpckhwd mm3, mm2; объединяем mm3 = 0x048D0C84000000000 punpcklwd mm1, mm0; объединяем mm1 = 0x0000000001234321
```

SSE появилось в Pentium III (ядро Katmai, сентябрь 1999) и насчитывало 70 новых команд. Позднее в Athlon XP (начиная с Palomino) его стали поддерживать и процессоры AMD. Аббревиатура SSE расшифровывается как *Streaming SIMD Extensions* (потоковые SIMD расширения).

SSE интересно прежде всего тем, что оперирует с данными вещественного типа одинарной (single) точности, которые используются в геометрических расчётах, то есть, приложениях трёхмерной графики, компьютерных играх, редакторах вроде 3DStudioMax, и многих других. С тех пор как в компьютерных играх вроде Quake текстурирование треугольников стало производиться при помощи видеоускорителей, большая надобность в целочисленных вычислениях отпала. На первое место вышла скорость операций с плавающей точкой, вроде перемножения вещественного вектора на вещественную матрицу.

При внедрении SSE процессор получил в дополнение к стандартным регистрам архитектуры x87 8 новых больших регистров размером по 128 бит, в каждом из которых содержится 4 32-битных вещественных числа. С четвёрками операндов можно покомпонентно производить следующие операции: сложить две четвёрки чисел, вычесть, перемножить, разделить. Вычислить одновременно 4 (обратных) квадратных корня, точно или приближённо. Ещё можно тасовать содержимое регистров, перекладывать данные из одних частей регистра в другие и производить некоторые другие аналогичные операции. Однако перемещение данных происходит не быстрее их сложения, так что эффективное использование SSE возможно только на подготовленных правильно упакованных данных.

SSE2. Следующее расширение, являющееся логическим продолжением MMX и SSE появилось в Pentium 4 (начиная с Willamette). В Athlon 64 появилось начиная с Clawhammer.

В данное расширение включены 144 команды SSE2, ориентированные, в первую очередь, на работу с потоковыми данными. Подобно Pentium III, они также оперируют со 128-битными регистрами, но уже не только с четверками чисел одинарной точности, но и с любыми другими типами данных, которые умещаются в 128 бит. Это пары вещественных чисел двойной точности, шестнадцать однобайтовых целых, восьмерки двухбайтовых целых, пары восьмибайтовых целых etc. В результате получился некий симбиоз ММХ и SSE.

SSE3. Следующий набор появился в Pentium 4 начиная с Prescott и Athlon 64 начиная с Venice. Это расширение, имевшее поначалу имело рабочее название *Prescott New Instruction*, но получившее в итоге не совсем верное с технической точки зрения название SSE3, призвано облегчить оптимизацию программ под SSE и SSE2. Причём, в первую очередь, сделать более легкой полностью автоматическую оптимизацию программ средствами компилятора. То есть, для оптимизации необходимо будет просто перекомпилировать программу.

Некорректность названия SSE3 объясняется тем, что в отличие от других SIMD инструкций, где операции (например сложение) выполняются **вертикально** (между регистрами), здесь появилась возможность **горизонтального** выполнения операций (внутри одного регистра)

a dd 300.0, 4.0, 4.0, 12.0 b dd 1.5, 2.5, 3.5, 4.5

movups xmm0, [a] movups xmm1, [b]

mulps xmm0, xmm1

movups [a], xmm0

Movups – move Unaligned Packed Single mulps – Multiply Packed Single

Переменная или выражение	Значение					Тип
	{450,10,14,54}	Float	•	d	•	4
обавить		Smart	•	d	•	Размер массива

xmm0	0x42580000416000004120000043e10000
xmm1	0x4090000040600000402000003fc00000

Расширение	Регистр	Размер	Кол-во	Примечание
MMX	MM0-MM7	64	8	Целочисленные вычисления
				Скаляры и упакованные числа
SSE	XMM0-XMM7	128	8 (16 в х64)	+
	(XMM15)			Вещественные числа одинарной точности
SSE2	XMM0-XMM7	128	8	+
				Вещественные числа двойной точности
SSE3	XMM0-XMM15	128	16	+
				«Горизонтальные» операции
SSE4	XMM0-XMM15	128	16	+
				Доп.команды повышения быстродействия
AVX/ AVX2	YMM0-YMM15	256	16	Выравнивание на 32 байта (желательно)
				Расширенная поддержка 128 битных целых чисел
				Неразрушающие команды (без модификации
				регистров источников данных)
AVX-512	ZMM0-ZMM15	512	32	Быстродействие