

# 1° MEPOΣ (Carry Look-Ahead Adder)

## ΣΚΟΠΟΣ

Σκοπός του πρώτου μέρους της 2ης εργαστηριακής άσκησης είναι η περαιτέρω εξοικείωση με τη γλώσσα VHDL και την ιεραρχική σχεδίαση με πολλαπλά αρχεία. Συγκεκριμένα, θα σχεδιαστεί και υλοποιηθεί ένας full adder τεσσάρων bit με πρόβλεψη κρατουμένου (Carry look ahead).


#### ΠΡΟΕΡΓΑΣΙΑ

Ο πίνακας εισόδων/εξόδων του κυκλώματος Carry Look Ahead Adder δίνεται παρακάτω:

Name	IN / OUT	No. of Bits	Breadboard
Α	in	4 (bus)	SW <sub>[3:0]</sub>
В	in	4 (bus)	SW <sub>[7:4]</sub>
C <sub>in</sub>	in	1	$BTN_0$
S	out	4 (bus)	LD <sub>[3:0]</sub>
C <sub>3</sub>	out	1	LD <sub>5</sub>


Οι εξισώσεις που υλοποιούμε είναι οι ακόλουθες και περιγράφουν τη λειτουργία του τελικού κυκλώματος:

$$\begin{split} P_i &= A_i \oplus B_i \\ G_i &= A_i * B_i \\ C_0 &= G_0 + (P_0 * C_{in}) \\ C_1 &= G_1 + (P_1 * G_0) + (P_1 * P_0 * C_{in}) \\ C_2 &= G_2 + (P_2 * G_1) + (P_2 * P_1 * G_0) + (P_2 * P_1 * P_0 * C_{in}) \\ C_3 &= G_3 + (P_3 * G_2) + (P_3 * P_2 * G_1) + (P_3 * P_2 * P_1 * G_0) + (P_3 * P_2 * P_1 * P_0 * C_{in}) \\ S_0 &= A_0 \oplus B_0 \oplus C_{in} \\ S_i &= A_i \oplus B_i \oplus C_{i-1}, \text{for } i {>} 0 \end{split}$$



### ПЕРІГРАФН

Η άσκηση απαιτούσε ιεραρχική σχεδίαση, οπότε εαν παρατηρήσουμε τον Carry Look Ahead Adder από μια άλλη οπτική γωνία τότε αμέσως βλέπουμε ότι το κύκλωμα **χωρίζεται σε μικρότερα τμήματα** (components). Άρα η κατασκευή του κυκλώματος στο Xilinx αποτελείται από 2 επίπεδα, στο χαμηλό επίπεδο (behavioral) περιγράφεται το κάθε unit ξεχωριστά (Carry Generate – Propagate Unit, Carry Look Ahead Unit, Sum Unit) και στο υψηλό επίπεδο (structural) έχουμε τον Carry Look Ahead Adder (συνολικό κύκλωμα).



Να σημειωθεί ότι το implementation στο **topModule** περιλαμβάνει **(3)** ενδιάμεσα εσωτερικά σήματα **P\_signal, C\_signal.** 

### ΚΥΜΑΤΟΜΟΡΦΕΣ

Προχωρώντας στην προσομοίωση, μερικές δοκιμαστικές πράξεις αρκούν στο **testbench** για την επιβεβαίωση της ορθότητας του κυκλώματος και τελικά παράχθηκαν οι παρακακάτω κυματομορφές:

Name	0 ns	100 ns	200 ns	300 ns	400 ns	500 ns	600 ns	700 ns	800 ns	900 ns
▼ Md a[3:0]	0001	0011	0111				0100			
le [3]										
U <sub>6</sub> [2]										
Te [1]										
<b>1</b> ⊌ [0]										
▼ 5[7:4]	0001	0010	0101				1010			
Te [7]										
U <sub>6</sub> [6]										
¼ [5]										
Te [4]										
U <sub>a</sub> cin										
▼ Md s[3:0]	0010	0110	1100	k			1111			
V <sub>6</sub> [3]										
U <sub>0</sub> [2]										
₩ [1]										
U <sub>0</sub> [0]										
¼ c3										

# 2° MEPOΣ (FSM)

# ΣΚΟΠΟΣ


Σκοπός στο δεύτερο μέρος ήταν η πρώτη μας γνωριμία με τις FSM στη γλώσσα VHDL. Θα μάθουμε επίσης να εισάγουμε και σήμα ρολογιού (**CLK**) καθώς τώρα εισερχόμαστε σε σύγχρονα κυκλώματα.

## ΠΡΟΕΡΓΑΣΙΑ

Αυτή τη φορά το κύκλωμά διαθέτει **4 εισόδους** (4 buttons) και **8 εξόδους** (8 LEDs – 1 bus πλάτους 8 bits).

Name	IN / OUT	No. of Bits	Breadboard
RST	in	1	BTN <sub>3</sub>
IN <sub>o</sub>	in	1	$BTN_0$
IN <sub>1</sub>	in	1	BTN <sub>1</sub>
IN <sub>2</sub>	in	1	BTN <sub>2</sub>
LED	out	8 (bus)	LD <sub>[7:0]</sub>


Με αυτό το Ι/Ο θέλουμε να κατασκευάσουμε μια FSM που περιγράφεται από το παρακάτω σχήμα. Να σημειωθεί ότι οι μεταβλητές **PB<sub>x</sub>** σημαίνουν **push buttons** και το καθένα ισοδυναμεί με το αντίστοιχο **IN<sub>x</sub>.** 



Έπειτα κατασκευάσαμε τον πίνακα καταστάσεων σύμφωνα με το διάγραμμα αλλά και με τις προϋποθέσεις της εκφώνησης:

Current State		Next State	Output	
carrent state	$PB_0 = 1$	$PB_1 = 1$	$PB_2 = 1$	output
Α	В	C	Α	1111_1111
В	С	Α	В	1111_0000
С	Α	В	C	0000_1111

Παρακάτω φαίνεται το ολοκληρωμένο κύκλωμα σχεδιασμένο στο draw.io σύμφωνα με τον κώδικα μας:



### ПЕРІГРАФН

Η παραπάνω μηχανή πεπερασμένων καταστάσεων είναι ξεκάθαρα τύπου **Moore**, καθώς οι εξόδους της σε κάθε κατάσταση εξαρτώνται μόνο από την τρέχουσα κατάσταση και όχι από τις εισόδους.

Το πρόγραμμα Xilinx έχει native support για κατασκευή τέτοιων μηχανών, οπότε ο σχεδιαστής / προγραμματιστής **ασχολείται μόνο με τη διαχείρηση καταστάσεων**. Η διαχείρηση καταστάσεων επιτυγχάνεται με τις εντολές **CASE / WHEN X** και με εντολές **IF / ELSE** καταγράφουμε τις κατάλληλες συνθήκες για να μεταβαίνουν ορθά οι καταστάσεις στη μηχανή.


Όμως παρατηρούμε ότι για αυτή τη μηχανή πεπερασμένων καταστάσεων, έχουμε μεμονωμένους παλμούς ρολογιού, με άλλα λόγια, οι ίδιες οι εισόδους (IN<sub>0</sub>, IN<sub>1</sub>, IN<sub>2</sub>) με τη βοήθεια του βοηθητικού module singlepulsegen παράγουν ένα παλμό ρολογιού από ένα ρολόι αυθαίρετων κύκλων.

Σημειώνουμε σε αυτό το σημείο ότι και σε αυτό το μέρος υπάρχει ιεραρχία μεταξύ των modules. Στο χαμηλότερο επίπεδο (behavioral) έχουμε την κατασκευή των singlepulsegen και της FSM, και στο υψηλό επίπεδο (structural – topLevel) τα συνδέουμε για να κατασκευάσουμε το τελικό μας κύκλωμα **"TOP\_FSM".** Χρησιμοποιούμε επίσης 3 εσωτερικά σήματα για να καταλήξουμε τις εξόδους των singlepulsegen στις εισόδους της FSM.


# ΚΥΜΑΤΟΜΟΡΦΕΣ

Δημιουργήσαμε έπειτα το **testbench** για το **"TOP\_FSM".** Συμπεριλάβαμε και το ρολόι με **50% duty cycle** (1<sup>n</sup> ημιπερίοδος -> 0, 2<sup>n</sup> ημιπερίοδος -> 1) και περίοδο **10 ns** (συχνότητα 100MHz) για να είναι συμβατό με μια από τις 3 διαθέσιμες συχνότητες του **LOC B8 (mCLK).** 

Για να επαληθεύσουμε την ορθότητα του κυκλώματος επιλέξαμε την παρακάτω διαδρομή καταστάσεων:



Με την εκτέλεση της προσομοίωσης του μοντέλου, παράγονται οι παρακάτω κυματομορφές οι οποίες συμφωνούν με τα αποτελέσματα που περιμέναμε:



Παρατηρώντας τις κυματομορφές, βλέπουμε μια καθυστέρηση του σήματος εξόδου κατά ένα κύκλο ρολογιού. Αυτό είναι φυσιολογικό, καθώς η μηχανή πεπερασμένων καταστάσεων χρησιμοποιεί καταχωρητές (flip flops συγκεκριμένα) για να θυμάται την κάθε κατάσταση. Οι καταχωρητές αυτοί καθυστερούν την έξοδο και έτσι, η αλλαγή της κατάστασης πραγματοποιείται ένα κύκλο αργότερα.

# ΣΥΜΠΕΡΑΣΜΑΤΑ

Με την ολοκλήρωση αυτής της εργαστηριακής άσκησης, εξοικειωθήκαμε περαιτέρω με την ιεραρχική σχεδίαση (1° μέρος) και κάναμε μια πρώτη επαφή με τις μηχανές πεπερασμένων καταστάσεων (FSM).

# ΠΑΡΑΡΤΗΜΑ – ΚΩΔΙΚΑΣ

#### 10 ΜΕΡΟΣ

#### **CLAU**

#### **CGPU**

```
architecture Behavioral of Carry Generate Propagate Unit is
begin
P(0) \le A(0) \times B(0);
P(1) \le A(1) \times B(1);
P(2) \le A(2) \times B(2);
P(3) \le A(3) \times OR B(3);
G(0) \le A(0) AND B(0);
G(1) \le A(1) AND B(1);
G(2) \le A(2) \text{ AND } B(2);
G(3) \le A(3) AND B(3);
end Behavioral;
SU
architecture Behavioral of Sum_Unit is
begin
S(0) \leftarrow P(0) XOR Cin;
S(1) \le P(1) \times C(0);
S(2) <= P(2) XOR C(1);
S(3) <= P(3) XOR C(2);
end Behavioral;
```

#### **CLAA (TOP Module)**

```
signal P_SIGNAL : STD_LOGIC_VECTOR (3 downto 0);
signal G_SIGNAL : STD_LOGIC_VECTOR (3 downto 0);
signal C_SIGNAL : STD_LOGIC_VECTOR (2 downto 0);
```

#### begin

```
CGPU: Carry_Generate_Propagate_Unit port map(

--Inputs

|A(0) => A(0),
   A(1) => A(1),
   A(2) => A(2),
   A(3) => A(3),

|B(0) => B(4),
   B(1) => B(5),
   B(2) => B(6),
   B(3) => B(7),

--outputs
|P(0) => P_SIGNAL(0),
   P(1) => P_SIGNAL(1),
   P(2) => P_SIGNAL(3),

|G(0) => G_SIGNAL(1),
   G(1) => G_SIGNAL(1),
   G(2) => G_SIGNAL(2),
   G(3) => G_SIGNAL(3),
   S(3) == G_SIGNAL(3),
```

```
SU: Sum_Unit port map (

--Inputs
P(0) => P_SIGNAL(0),
P(1) => P_SIGNAL(1),
P(2) => P_SIGNAL(2),
P(3) => P_SIGNAL(3),

Cin => Cin,

C(0) => C_SIGNAL(0),
C(1) => C_SIGNAL(1),
C(2) => C_SIGNAL(2),

--Ouputs
S(0) => S(0),
S(1) => S(1),
S(2) => S(2),
S(3) => S(3)
);
```

end Structural;

# 2° ΜΕΡΟΣ

```
architecture Structural of TOP_FSM is
signal signal SPG0, signal SPG1, signal SPG2 : STD LOGIC;
Component singlepulsegen is
       clk : in std_logic;
rst : in std_logic;
input : in std_logic;
output : out std_logic
Port ( clk
      );
end Component;
Component FSM is
Port ( RST : in STD LOGIC;
       IN0 : in STD_LOGIC;
       IN1: in STD_LOGIC;
IN2: in STD_LOGIC;
       CLK : in STD_LOGIC;
LED : out STD_LOGIC_VECTOR(7 downto 0)
     );
end Component;
begin
SPGEN0: singlepulsegen port map( clk => CLK,
                                     rst => RST,
                                     input => IN0,
                                     output => signal_SPG0
SPGEN1: singlepulsegen port map( clk => CLK,
                                     rst => RST,
                                     input => IN1,
                                     output => signal SPG1
SPGEN2: singlepulsegen port map( clk => CLK,
                                      rst => RST,
                                     input => IN2,
                                     output => signal SPG2
FSM0: FSM port map ( CLK => CLK,
                       RST => RST,
                        IN0 => signal_SPG0,
                        IN1 => signal_SPG1,
                        IN2 => signal_SPG2,
                       LED => LED
end Structural;
```