

### ΣΚΟΠΟΣ


Σκοπός του 3<sup>ου</sup> εργαστηρίου ήταν η περαιτέρω εμβάθυνση και εξοικείωση με την λειτουργία της VHDL. Συγκεκριμένα δόθηκε έμφαση στη δημιουργία και χρήση της στοίβας (Stack), συγκεκριμένα μιας **pre-increment**, **post-decrement** στοίβας, τη διαχείρηση της με λειτουργίες **push/pop** καθώς και την επικοινωνία της με τα περιφερειακά modules. Τέλος, γνωρίσαμε τα **Seven Segment Display (SSD)** που μας απεικονίζουν πληροφορία σχετικά με τη κατάσταση της στοίβας **(Empty, Full, Overflow)**.

## ΠΡΟΕΤΟΙΜΑΣΙΑ - ΠΕΡΙΓΡΑΦΗ

Οι είσοδοι και έξοδοι του κυκλώματος παρουσιάζονται στον παρακάτω πίνακα:


Name	IN / OUT	No. of Bits	FPGA Pins
Clock	in	1	MCLK
Push	in	1	BTN <sub>0</sub>
Pop	in	1	BTN <sub>1</sub>
Unknown	in	1	BTN <sub>2</sub>
Reset	in	1	BTN <sub>3</sub>
Num_In	in	8 (Bus)	SW <sub>[7:0]</sub>
Num_Out	out	8 (Bus)	LD <sub>[7:0]</sub>
SSD_En	out	4 (Bus)	AN <sub>[3:0]</sub>
SSD_Value	out	8 (bus)	<b>SEG</b> <sub>[7:0]</sub>

Το κύκλωμα της εργαστηριακής άσκησης χωριζόταν σε δυο μεγάλα υποσυστήματα (controllers), τον Stack Controller και τον SSD Controller. Σε επόμενο σχήμα διαφαίνεται η structural δομή στα υψηλότερα δύο υψηλότερα επίπεδα του κυκλώματος.




Ο πρώτος controller (Stack Controller) ήταν υπεύθυνος για τη διαχείρηση της στοίβας: εισαγωγή (εγγραφή) – διαγραφή (ανάγνωση) στοιχείων με λειτουργία μεμωνομένων παλμών push / pop και η αναγνώριση της κατάστασης της στοίβας (Empty, Full, Overflow). Η μέτρηση στοιχείων της στοίβας επιτυγχάνοταν με μετρητή και ο έλεγχος για το αν ήταν άδεια/γεμάτη γινόταν με συγκριτή. Η αναγνώριση της κατάστασης της στοίβας γενικότερα ήταν δυνατή λόγω μιας μηχανής πεπερασμένων καταστάσεων. Τέλος, βοηθητικά modules όπως singlepulsegen ήταν χρήσιμα για την εξαγωγή μεμωνομένων παλμών ρολογιού.


Παρακάτω παρουσιάζεται αναλυτικά η δομή του Stack Controller και τα components που αποτελείται:



Η Stack FSM είναι τύπου Mealy και το διάγραμμα καταστάσεων της είναι το ακόλουθο:




Η μνήμη Stack δημιουργήθηκε από το εργαλείο **Memory Block Generator** του Xilinx και έχει πλάτος 8 bit και βάθος 12 στοιχείων.



Ο δεύτερος controller (SSD Controller) ήταν υπεύθυνος για τη διαχείρηση των seven segment displays. Το ζητούμενο είναι ανάλογα με τη κατάσταση της στοίβας να εκτυπώνονται και τα κατάλληλα γράμματα στα SSD όπως "--- E", "----", "--- F", "- O V F". Το κάθε SSD ενεργοποιείται με βάση ένα control bit (AN<sub>[3:0]</sub>) και τα ssd έχουν κοινό data bus (8-bit) για τα segment τους.


Το πρόβλημα είναι πως το **Spartan 3E Basys 2 FPGA** μπορεί να ενεργοποιήσει **μόνο ένα SSD κάθε φορά**. Η λύση σε αυτό το πρόβλημα είναι η ενεργοποίησή τους διαδοχικά σε ρυθμό που το ανθρώπινο μάτι δε θα καταλάβαινε τη διαφορά με το να ήταν ενεργοποιημένα ταυτόχρονα. Το παραπάνω επιτυγχάνεται με έναν μετρητή ο οποίος μετραέι συνεχόμενα και επαναληπτικά μέχρι έναν αριθμό (για την άσκηση αυτή, τον θέτουμε **125.000**) και μια μηχανή πεπερασμένων καταστάσεων η οποία παριστάνει τα 4 control bits και μεταβαίνει στο επόμενο για κάθε επανάληψη του μετρητή. Χρειαζόμαστε φυσικά και ένα συγκριτή ο οποίος θα ελέγχει πότε ο μετρητής φτάσει τον αριθμό για να αλλάξει η κατάσταση στην FSM.

Παρακάτω επισυνάπτεται η αναλυτική δομή του SSD Controller:




Παρατήρηση: Επειδή τα ssd\_Mux32To8 και ssd\_Decoder2To32 διαμορφώνουν τα segments, τα ομαδοποιήσαμε σε ένα structural ssd\_dataPath.

Αυτή τη φορά η **ssd\_FSM** είναι τύπου Moore και οι εξόδους της είναι συγκεκριμένες σε κάθε κατάσταση:




# ΚΥΜΑΤΟΜΟΡΦΕΣ

Θεωρήσαμε ότι το simulation του TOP MODULE με εσωτερικά σήματα που αναδεικνύουμε είναι αρκετό για να περιγράψουμε πλήρως το κύκλωμά μας.



Για να σιγουρευτούμε ότι η στοίβα είναι pre increment, πρέπει να μεγενθύνουμε τη κυματομορφή τη στιγμή που επιτυγχάνεται το push. Στη παρακάτω εικόνα, φαίνεται ότι το **WEA** γίνεται '1' ένα κύκλο αργότερα από την έξοδο του μετρητή **(q**[0:3]).



### ΣΥΜΠΕΡΑΣΜΑΤΑ

Στο εργαστήριο αυτό, υλοποιήσαμε μια στοίβα **pre-increment**, **post-decrement** με όλες τις λειτουργίες της (push/pop) και μάθαμε να διαχειριζόμαστε τα seven segment displays απεικονίζοντας σε αυτά πληροφορίες σχετικά με τη στοίβα.

### ΠΑΡΑΡΤΗΜΑ – ΚΩΔΙΚΑΣ

#### **TOP MODULE**

```
1 library IEEE;
2 use IEEE.STD LOGIC;
3 entity TOP MODULE is
5 FORT ( PUSH: in STD LOGIC;
6 POP: in STD LOGIC;
7 UNNNOWN: in STD LOGIC;
8 RST: in STD LOGIC;
9 CLK: in STD LOGIC;
10 NUM IN: in STD LOGIC VECTOR (7 downto 0);
11 NUM OUT: out STD LOGIC VECTOR (3 downto 0);
12 SSD EN: out STD LOGIC VECTOR (7 downto 0);
13 ssd EN: out STD LOGIC VECTOR (7 downto 0);
14 end TOP MODULE;
15 architecture Structural of TOP MODULE is
16 architecture Structural of TOP MODULE is
17 signal ControllerConnector: STD LOGIC VECTOR (7 downto 0);
18 component STACK CONTROLLER is
19 Component STACK CONTROLLER is
20 PORT ( CLK : in STD LOGIC;
21 POSE: in STD LOGIC;
22 POSE: in STD LOGIC;
23 POSE: in STD LOGIC;
24 NUM, IN: in STD LOGIC VECTOR (7 downto 0);
25 NUM, OUT: out STD LOGIC VECTOR (1 downto 0);
26 and Component;
27 end Component;
28 Component SSD CONTROLLER is
29 FORT ( CLK : in STD LOGIC;
20 DATA IN: in STD LOGIC VECTOR (1 downto 0);
31 DATA OUT: out STD LOGIC;
32 DATA IN: in STD LOGIC;
33 DATA OUT: out STD LOGIC VECTOR (1 downto 0);
34 AN: out STD LOGIC VECTOR (3 downto 0);
35 end Component;
36 begin
37 begin
38 STACK: STACK CONTROLLER port map ( CLK > CLK, RST => RST, NUM OUT => NUM OUT, NUM OUT => NUM OUT, NUM OUT => NUM OUT, NUM OUT => STATE => ControllerConnector, DATA, OUT => SSD VALUE, AN => SSD EN
36 POSE SSD VALUE, AN => SSD EN
37 end Structural;
38 on Structural;
39 STACK: STACK CONTROLLER port map ( CLK > CLK, RST => RST, DATA, OUT => SSD VALUE, AN => SSD EN
39 STACK: STACK CONTROLLER port map ( CLK > CLK, RST => RST, DATA, OUT => SSD VALUE, AN => SSD EN
30 SSD SSD VALUE, AN => SSD
```

#### **Stack Controller**

```
14 architecture Structural of STACK_CONTROLLER is
  14 architecture officeture of Siren_Communication of Siren_Communication of Signal signal push pulse, signal pop pulse: STD LOGIC; --Needed signals for clock pulses 17 signal signal_TOS: STD_LOGIC vector (3 downto 0); 18 signal signal_stack_full, signal_stack_empty: STD_LOGIC; 19 signal signal_FSMOut_EN, signal_FSMOut_UD: STD_LOGIC; 20
   21 Component singlepulsegen is
22 Port (clk : in std_logic;
24 rst : in std_logic;
25 input : in std_logic;
26 output : out std_logic
   26
27
);
end Component;
  57 end Component;
       Component Stack is
Port ( clka : in STD_LOGIC;
   wea : in STD_LOGIC VECTOR(0 downto 0);
   addra: in STD_LOGIC_VECTOR(3 downto 0);
   dina: in STD_LOGIC_VECTOR(7 downto 0);
   douta: out STD_LOGIC_VECTOR(7 downto 0)
};
   62
   62
63
64
65
66 end Cor
67
68 begin
       );
end Component;
  99
 99
100
101 Stack_1: Stack port map( clka => CLK,
102 wea(0) => signal_push_pulse,
103 addra => signal_TOS,
104 dina => NUM_IN,
105 douta => NUM_OUT
...
  105
106
107
108
109
 121
122 end Structural;
```

#### **SSD Controller**

```
1 library IEEE;
 1 indiary lebes;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
4 use IEEE.STD_LOGIC_unsigned.all;
 6 entity SSD_CONTROLLER is
         Port ( CLK : in STD_LOGIC;
RST : in STD LOGIC;
                   DATA IN: in STD LOGIC VECTOR (1 downto 0);
DATA_OUT: out STD LOGIC VECTOR (7 downto 0);
AN: out STD LOGIC VECTOR (3 downto 0));
10
12 end SSD_CONTROLLER;
14 architecture Structural of SSD_CONTROLLER is
is signal signal count: std_logic_vector (16 downto 0); -- Q of 125K-Counter signal signal_full: std_logic; --output of comparator signal signal_FsmOut: std_logic_vector (1 downto 0); --Output of FSM
19
20 Component ssd_Counter is
       Port ( CLK : in STD_LodIC;
    RST : in STD_LOGIC;
    EN : in STD_LOGIC;
    Q : out STD_LOGIC_VECTOR (16 downto 0));
21
2.4
25 end Component;
28 Component ssd Comparator is
    29
30
31 end Component;
32
33
39 end Component;
41
42 Component ssd_Decoder2To4 is
       Port ( SEL : in STD_LOGIC_VECTOR (1 downto 0);
EN : in STD_LOGIC;
AN : out STD_LOGIC_VECTOR (3 downto 0));
44
46 end Component;
47
48 Component ssd_DataPath is
       Port ( STATE : in STD_LOGIC_VECTOR (1 downto 0);
SEL : in STD_LOGIC_VECTOR (1 downto 0);
SEG : out STD_LOGIC_VECTOR (7 downto 0));
49
50
52 end Component;
53
55 begin
56
58 FullComparator : ssd_Comparator port map ( --A is 125000 in binary
59
                                                              --11110100001001000 is 125K in binary
60
                                                             A => "11110100001001000",
                                                             B => signal count,
61
                                                             EQ => signal_full
62
                                                                   ) ;
63
64
    Counter125K : ssd_Counter port map( CLK => CLK,
                                                    RST => RST.
                                                    EN => '1',
67
                                                    Q => signal_count
69
70
72 Fsm : ssd_Fsm port map ( CLK => CLK,
                                     RST => RST,
                                     FULL => signal_full,
DATA_OUT => signal_FsmOut
75
76
78 DataPath : ssd_DataPath port map ( STATE => DATA_IN,
                                                  SEL => signal_FsmOut,
SEG => DATA_OUT
80
81
83
84 AnSelector : ssd_Decoder2To4 port map ( SEL => signal_FSMOut, 85 EN => '1',
                                                         AN => AN
86
87
89 end Structural;
```