



ΠΡΟΧΩΡΗΜΕΝΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

LAB 20335359

Γιώργος Βιριράκης 2016030035
Μιχάλης Γαλάνης 2016030036

ΑΝΑΦΟΡΑ 4^{ου} ΕΡΓΑΣΤΗΡΙΟΥ

ΣΚΟΠΟΣ


Σκοπός του 4^{ου} εργαστηρίου είναι το πρώτο βήμα για τη δημιουργία μιας αριθμομηχανής που λειτουργεί με τη μέθοδο **Reverse Polish Notation** (5^ο εργαστήριο). Αυτή εργαστηριακή άσκηση είναι επέκταση του εργαστηρίου 3 και ασχολούμαστε απλώς με την **αναγνώριση πράξεων** (δεν υλοποιούνται) ανάλογα με το **mode λειτουργίας** που είναι ενεργοποιημένο.

ΠΡΟΕΡΓΑΣΙΑ – ΠΕΡΙΓΡΑΦΗ

Οι είσοδοι και έξοδοι του κυκλώματος παρουσιάζονται στον παρακάτω πίνακα:

Name	IN / OUT	No. of Bits	FPGA Pins
Clock	in	1	MCLK
Push	in	1	BTN ₀
Pop	in	1	BTN ₁
Mode	in	1	BTN ₂
Reset	in	1	BTN ₃
Num_In	in	8 (Bus)	SW _[7:0]
Num_Out	out	8 (Bus)	LD _[7:0]
SSD_En	out	4 (Bus)	AN _[3:0]
SSD_Value	out	8 (bus)	SEG _[7:0]

Το ανανεωμένο **TOP MODULE** (με νέο MODE input και εσωτερικά σήματα) φαίνεται παρακάτω:



Το τελικό μας κύκλωμα σύμφωνα με την εκφώνηση πρέπει να υποστηρίζει **6 αριθμητικές/λογικές πράξεις**:


- **Push**
- **Pop**
- **Πρόσθεση αριθμών (A)**
- **Αφαίρεση αριθμών (S)**
- **Μοναδιαία αφαίρεση (αντίθετος αριθμός) (U)**
- **Εναλλαγή TOS με TOS-1 (<>)**

Στο FPGA board μας όμως έχουμε διαθέσιμα **μόνο 4 push buttons**. Η λύση σε αυτό το πρόβλημα είναι η δημιουργία ενός συστήματος **mode-based** όπου το **BTN₂** είναι υπεύθυνο για την εναλλαγή του mode, τα **BTN₀**, **BTN₁** είναι υπεύθυνα για τις πράξεις και το **BTN₃** πραγματοποιεί το reset. Άρα χωρίζοντας τις 6 πράξεις σε 3 modes έχουμε:

Button	Action		
	Mode 0	Mode 1	Mode 2
BTN ₀	Push	Add (A)	Unary (U)
BTN ₁	Pop	Sub (S)	Rev (<>)


Σημείωση: Η κάθε πράξη είναι ανεξάρτητη και δε διακόπτεται από την αλλαγή του mode.

Με τα παραπάνω δεδομένα, ο ανανεωμένος **Stack Controller** παρουσιάζεται σε επόμενο σχήμα:



Έχουμε λοιπόν μια καινούργια FSM (Operation FSM) η οποία είναι η υπεύθυνη για την επιλογή των modes στο κύκλωμά μας. Είναι τύπου **Moore** και το διάγραμμα καταστάσεων της φαίνεται παρακάτω:


Operation FSM



Σημείωση: Το σήμα **BTN₃ (Reset)** επαναφέρει τη μηχανή στην κατάσταση **M0** (δε φαίνεται στο σχήμα για λόγους διατήρησης απλότητας).


Η Stack FSM μεταβάλλεται ως εξής: Δέχεται μια παραπάνω είσοδο **MODE** (2-bit έξοδος της OperationFSM). Εάν το **MODE** έχει τιμή "00" ισχύουν οι μεταβάσεις του παρακάτω διαγράμματος. Διαφορετικά η FSM παράγει εξόδους: **STATE** = "00", **EN** = '0', **UD** = '0' (δε φαίνονται στο διάγραμμα για αποφυγή πολυπλοκότητας).

IF MODE = "00":



ELSE STATE = "00", EN = '0', UD = '0' (οι καταστάσεις δεν επηρεάζονται από το Mode).

Το κομμάτι του SSD Controller δεν αλλάζει ιδιαίτερα, παρα μόνο το module **ssd_DataPath**. Πιο συγκεκριμένα, εκτός από είσοδο **STACK_STATE**, έχουμε πλέον και εισόδους **OpOut** και **SEL**. Θα χρειαστούμε λοιπόν έναν νέο πολυπλέκτη πριν τον **ssd_Decoder** που θα διαχειρίζεται και τα 2 καινούργια σήματα.



ΚΥΜΑΤΟΜΟΡΦΕΣ

Θεωρήσαμε και πάλι ότι το simulation του TOP MODULE με εσωτερικά σήματα που αναδεικνύουμε είναι αρκετό για να περιγράψουμε πλήρως το κύκλωμά μας.

- **BTN₀** pulse (push, add, un)
- **BTN₁** pulse (pop, sub, rev)
- **BTN₂** pulse (mode)
- **reset**



ΣΥΜΠΕΡΑΣΜΑΤΑ

Στο εργαστήριο αυτό θέσαμε τις βάσεις για τη δημιουργία μιας αριθμομηχανής που θα υλοποιεί κάποιες βασικές πράξεις (αναγνώριση μόνο). Εξοικειωθήκαμε περαιτέρω με τη γλώσσα VHDL αλλά και τις λειτουργίες ενός FPGA και αναμένουμε το 5^ο και τελευταίο εργαστήριο.

ΠΑΡΑΡΤΗΜΑ – ΚΩΔΙΚΑΣ

Στο εργαστήριο 4, το μόνο αξιοσημείωτο τμήμα του κώδικα θεωρήσαμε την **Operation FSM** (Mode Selector) η οποία φαίνεται στην επόμενη σελίδα.

Operation FSM

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity OperationFSM is
5     Port ( BTN0 : in  STD_LOGIC;
6           BTN1 : in  STD_LOGIC;
7           MODE : in  STD_LOGIC;
8           CLK  : in  STD_LOGIC;
9           RST  : in  STD_LOGIC;
10          OPOut : out STD_LOGIC;
11          SEL   : out STD_LOGIC_VECTOR (1 downto 0));
12 end OperationFSM;
13
14 architecture Behavioral of OperationFSM is
15
16     type states is (M0,M1,M2,add,sub,un,rev);
17     signal fsm_state : states;
18
19 begin
20
21     FSM: Process (CLK)
22     begin
23
24
25
26
27         if rising_edge(CLK) then
28             if (RST = '1') then fsm_state <= M0;
29             else
30                 case fsm_state is
31                     when M0 => if (MODE = '1') then fsm_state <= M1;
32                                 else fsm_state <= M0;
33                                 end if;
34                     when M1 => if (MODE = '1') then fsm_state <= M2;
35                                 elsif (BTN0 = '1' and BTN1 = '0') then fsm_state <= add;
36                                 elsif (BTN1 = '0' and BTN1 = '1') then fsm_state <= sub;
37                                 else fsm_state <= M1;
38                                 end if;
39                     when M2 => if (MODE = '1') then fsm_state <= M0;
40                                 elsif (BTN0 = '1' and BTN1 = '0') then fsm_state <= un;
41                                 elsif (BTN1 = '0' and BTN1 = '1') then fsm_state <= rev;
42                                 else fsm_state <= M2;
43                                 end if;
44                     when add => if (MODE = '1') then fsm_state <= M2;
45                                 elsif (BTN0 = '0' and BTN1 = '1') then fsm_state <= sub;
46                                 else fsm_state <= add;
47                                 end if;
48                     when sub => if (MODE = '1') then fsm_state <= M2;
49                                 elsif (BTN0 = '1' and BTN1 = '0') then fsm_state <= add;
50                                 else fsm_state <= sub;
51                                 end if;
52                     when un => if (MODE = '1') then fsm_state <= M0;
53                                 elsif (BTN0 = '0' and BTN1 = '1') then fsm_state <= rev;
54                                 else fsm_state <= un;
55                                 end if;
56                     when rev => if (MODE = '1') then fsm_state <= M0;
57                                 elsif (BTN0 = '1' and BTN1 = '0') then fsm_state <= un;
58                                 else fsm_state <= rev;
59                                 end if;
60                     when others => fsm_state <= M0;
61                 end case;
62             end if;
63         end if;
64
65
66
67     end Process;
68
69
70     Outputs: Process (fsm_state)
71     begin
72         case fsm_state is
73             when M0 => SEL <= "00";
74                     OPOut <= '0';
75
76             when M1 => SEL <= "11";
77                     OPOut <= '0';
78
79             when M2 => SEL <= "11";
80                     OPOut <= '1';
81             when add => SEL <= "01";
82                     OPOut <= '0';
83             when sub => SEL <= "01";
84                     OPOut <= '1';
85             when un => SEL <= "10";
86                     OPOut <= '0';
87             when rev => SEL <= "10";
88                     OPOut <= '1';
89             when others => SEL <= "00";
90                     OPOut <= '0';
91
92         end case;
93     end Process;
94
95 end Behavioral;
```