

ΣΚΟΠΟΣ


Στο 6° και τελευταίο εργαστήριο, σκοπός της άσκησης ήταν η ολοκλήρωση της κατασκευής μιας λειτουργικής αριθμομηχανής που υλοποιεί πράξεις πάνω σε στοίβα αξιοποιώντας τα προηγούμενα δύο εργαστήρια. Οι πράξεις συμπεριλαμβάνουν τα push, pop, add (2's complement), sub (2's complement), unary sub (2's complement και swap (X<>Y).

ΠΡΟΕΤΟΙΜΑΣΙΑ - ΠΕΡΙΓΡΑΦΗ

Οι είσοδοι και έξοδοι του κυκλώματος του 5ου εργαστηρίου φαίνονται παρακάτω:


Name	IN / OUT	No. of Bits	FPGA Pins
Clock	in	1	MCLK
BTN ₀	in	1	BTN_0
BTN ₁	in	1	BTN ₁
Mode	in	1	BTN ₂
Reset	in	1	BTN ₃
Num_In	in	8 (Bus)	SW _[7:0]
Num_Out	out	8 (Bus)	LD _[7:0]
SSD_En	out	4 (Bus)	AN _[3:0]
SSD_Value	out	8 (bus)	SEG _[7:0]

Εξωτερικά, δεν υπήρχαν αλλαγές στις εισόδους/εξόδους του κυκλώματος μας. Όλες οι καινούργιες λειτουργίες πραγματοποιήθηκαν με προσθήκη **εσωτερικών σημάτων.** Ακολουθεί το ανανεωμένο TOP Module:




Όλες οι πράξεις πραγματοποιούνται στο **Stack Controller** μιας και υπάρχει άμεση επικοινωνία με τη μνήμη **Stack**. Για την υλοποιησή τους κατασκευάσαμε 2 καινούργιες FSM, την **ADD_SUB_UN_FSM** και τη **SWAP_FSM** οι οποίες εκτελούσαν την εκάστοτε πράξη και εισήγαγαν τα αποτελέσματά τους στη Stack. Οι πράξεις add, sub και unary sub ομαδοποιήθηκαν σε μια FSM καθώς αξιοποιούν και οι 3 το κύκλωμα του προσθαφαιρετή που θα περιγραφεί αργότερα. Οι δύο αυτές FSM είναι τύπου Mealy και τα διαγράμματα καταστάσεών τους παρουσιάζονται σε επόμενα σχήματα.

ADD SUB UN FSM



SWAP FSM

Για όλες τις μεταβάσεις πρέπει: SEL = 10




Παρατήρηση: Στις 2 παραπάνω FSM δεν αναγράφονται όλα τα σήματα για λόγους απλότητας. πχ για **RST='1'** η επόμενη κατάσταση θα είναι πάντα η **start.** Στη swap_FSM έπειτα απο έλεγχο με simulation, χρειάστηκε να προσθέσουμε 2 νέες καταστάσεις **wait₁** και **wait₂** για λόγους σωστού συγχρονισμού **(timings).**

DATA PATH

Για την άσκηση αυτή, χρειαστήκαμε ένα **DataPath,** το οποίο περιλαμβάνει ένα σύνολο από modules, τα οποία διαχειρίζονται τη λογική της πράξης και περιλαμβάνουν τα:

- **Registers,** στα οποία αποθηκεύονται τα **TOS** και **TOS-1** της στοίβας.
- **Register Controller,** το οποίο δέχεται την έξοδο της στοίβας και τη διανέμει στα κατάλληλα register enablers.
- **Register Enablers,** τα οποία ανάλογα με μια συνθήκη, επιλέγουν είτε οι registers να πάρουν μια συγκεκριμένη τιμή είτε να επαναληφθεί η προηγούμενή τους (να θυμούνται).
- **Adder_Subber,** ο οποίος δέχεται 2 τιμές Α, Β (απο τους registers) και εκτελεί τη κατάλληλη πράξη που του έχει δοθεί. Το κύκλωμα αυτό είναι structural και αποτελεί επέκταση του 2^{ου} εργαστηρίου.
- Multiplexer_Pre_Stack, ο οποίος περνάει τον κατάλληλο 8-Bit αριθμό στη Stack.
- Multiplexer_Swap, ο οποίος είναι αναγκαίος για τη πράξη της swap.

To module του **DataPath** παρουσιάζεται παρακάτω στο γραμμοσκιασμένο τμήμα του **Stack Controller**:




Παρατήρηση 1: Δε φαίνονται όλα τα τμήματα/σήματα του Stack Controller για αποφυγή πολυπλοκότητας.

Παρατήρηση 2: Για την υλοποίησή μας, χρησιμοποιούμε σήματα **SEL** και **OpOut** για την επιλογή των modes και είναι κρίσιμα για τη σωστή λειτουργία των δύο καινούργιων FSM. Πιο συγκεκριμένα, δίνονται στον παρακάτω πίνακα οι λειτουργίες ανάλογα με τις τιμές τους:

Operation	SEL	OpOut
push	00	0
рор		1
add	01	0
sub		1
unary sub	10	0
swap		1


Η λειτουργία του **SSD Controller** δεν έχει αλλάξει, προστεθηκε απλώς το σήμα **AOVF** στον πολυπλέκτη του **SSD_DataPath.**



ΚΥΜΑΤΟΜΟΡΦΕΣ


Παρακάτω φαίνεται γενικά η συμπεριφορά του κυκλώματος μας με τις παρκάτω ενέργειες (με τη σειρά):

- [0 35ms]: Εκτέλεση **push** για τους αριθμούς **50, 12, 2, 4, 20, 63.**
- **[40 110ms]**: Εκτέλεση **add, sub, sub, un, swap, sub, add** ανα 5 ms (με αλλαγή του mode όπου χρειάζεται).




Για να ελέγξουμε πιο συγκεκριμένα την κάθε πράξη, μεγενθύνουμε τη κατάλληλη στιγμή.


Για τη πράξη της **add** των αριθμών (63 + 20) βλέπουμε ότι αρχικά οι 2 προσθετέοι βρίσκονται στα addresses 6 (TOS) και 5 (TOS – 1) αντίστοιχα. Με το πρώτο pop το 63 μεταβαίνει στον register_1 και με το δεύτερο pop το 20 στον register_2. Η πράξη της πρόσθεσης εκτελείται από τον **adder_subber** και το αποτέλεσμα 83 αποθηκεύεται (μόλις το **WEA = 1**) στο address 5 (TOS).




Για τη πράξη της **sub** των αριθμών (83 - 4) βλέπουμε ότι αρχικά οι 2 αριθμοί βρίσκονται στα addresses 5 (TOS) και 4 (TOS – 1) αντίστοιχα. Με το πρώτο pop το 83 μεταβαίνει στον register_1 και με το δεύτερο pop το 4 στον register_2. Η πράξη της αφαίρεσης εκτελείται από τον **adder_subber** και το αποτέλεσμα 79 αποθηκεύεται (μόλις το **WEA = 1**) στο address 4 (TOS).



Για τη πράξη της **un** του αριθμού 77 στη θέση 3, με pop o register_1 παίρνει την τιμή 0 και το 77 περνάει στον register_2. Η πράξη της αφαίρεσης εκτελείται από τον **adder_subber** και το αποτέλεσμα -77 αποθηκεύεται (μόλις το **WEA = 1**) στο address 4 (TOS).



Για τη πράξη της **swap** των αριθμών (-77 και 12) βλέπουμε ότι αρχικά οι 2 αριθμοί βρίσκονται στα addresses 3 (TOS) και 2 (TOS – 1) αντίστοιχα. Με το πρώτο pop το -77 μεταβαίνει στον register_2 και με το δεύτερο pop το 12 στον register_1. Οι τιμές των 2 registers μεταφέρονται στον **Multiplexer_Swap** ο οποίος με τη σωστή σειρά τα αποθηκεύει στη στοίβα το -77 στη θέση 2 και το 12 στη θέση 3.



ΣΥΜΠΕΡΑΣΜΑΤΑ

Στο 5° και τελευταίο εργαστήριο κατασκευάσαμε μια αριθμομηχανή με μέθοδο RPN. Κατα τη διάρκεια των 5 εργαστηριακών ασκήσεων μάθαμε να αντιμετωπίζουμε προβλήματα σε hardware και είμαστε πλέον σε θέση να σχεδιάζουμε πολύπλοκα κυκλώματα σε γλώσσα VHDL χρησιμοποιώντας behavioural και structural design.

ΠΑΡΑΡΤΗΜΑ – ΚΩΔΙΚΑΣ

Register Controller

```
9 RBG.1
10 RBG.1
111 RBG.2
122 RBG.2
123 and Registercont
144
155 architecture Beh
166
177 begin
18
19
20 Process (DOUT
21 begin
22
23 if (SEL = 24
24 if (RBG.2
23 RBG.2
26 RBG.2
27 RBG.3
28 RBG.3
29 elsif (38
28 RBG.3
30 RBG.3
31 RBG.3
31 RBG.3
32 RBG.3
33 RBG.3
34 elsif (38
36 RBG.3
37 RBG.3
38 RBG.3
39 RBG.3
31 RBG.3
31 RBG.3
32 RBG.3
34 elsif (38
34 elsif (38
35 RBG.3
36 RBG.3
37 RBG.3
38 RBG.3
38 RBG.3
39 RBG.3
31 RBG.3
31 RBG.3
32 RBG.3
33 RBG.3
34 elsif (38
34 elsif (38
35 RBG.3
36 RBG.3
37 RBG.3
38 RBG.3
38 RBG.3
39 RBG.3
30 RBG.3
31 RBG.3
31 RBG.3
32 RBG.3
33 RBG.3
36 RBG.3
37 RBG.3
38 RBG.3
38 RBG.3
39 RBG.3
39 RBG.3
40 RBG.3
50 RBG.
                                                                                                 architecture Behavioral of RegisterController is
                                                                                                                                                              Process (DOUTA, SEL, OPOut, PART_POP) begin
                                                                                                                                                                                REG^2 EN <= '1';
else

REG 1 <= "00000000";
REG 1 EN <= '0',
REG 2 EN <= '0';
end if:
elsif (SEL = "10") then
if (OPAT POP = "00") then
if (PATT POP = "00") then
REG 1 <= "00000000";
REG 1 EN <= '1';
REG 2 C = "00000000";
REG 1 EN <= '1';
REG 2 EN <= '1';
elsif (PATT POP = "01") then
REG 1 = DOUTA;
REG 2 EN <= '1';
REG 2 EN <= '00000000";
REG 1 EN <= '1';
REG 2 EN <= '1';
REG 3 EN <= '1';
REG 1 EN <= '1';
REG 2 EN <= '1';
REG 2 EN <= '1';
REG 1 EN <= '1';
REG 2 EN <= '1';
REG 2 EN <= '1';
REG 2 EN <= '1';
REG 3 EN <= '1';
REG 3 EN <= '1';
REG 3 EN <= '1';
REG 4 EN <= '1';
REG 5 EN <= '1';
REG 6 EN <= '1';
REG 7 EN <= '1';
REG 1 EN <= '1';
REG 1
                                                                                                                                                                                                                                                                                                                                                                      else

REG_1 <= "00000000";

REG_1 EN <= '0';

REG_2 <= "00000000";

REG_2 EN <= '0';

end if;
                                                                                                                                                                                                                                      REG 2 EN <= '0';
end if;
else
if (PART_POP = "00") then
REG 1 <= "00000000";
REG 1 EN <= '1';
REG 2 <= "00000000";
REG 2 EN <= '1';
elsif (PART_POP = "01") then
REG 1 <= DOUTA;
REG 1 EN <= '1';
REG 2 EN <= '1';
REG 2 EN <= '1';
REG 2 EN <= '0';
REG 2 <= "00000000";
REG 2 <= "00000000";
REG 2 <= "00000000";
REG 2 <= '0';
REG 2 <= DOUTA;
REG 1 <= '0';
REG 2 <= DOUTA;
REG 1 <= '1';
REG 2 <= DOUTA;
REG 1 <= '0';
REG 2 <= DOUTA;
REG 2 <= DOUTA;
REG 1 <= '0';

                                                                                                                                                                                                                                                                                                                                                                      else

REG_1 <= "00000000";

REG_1_EN <= '0';

REG_2 <= "00000000";

REG_2_EN <= '0';

end if;
                                                                                                                                                                                                                    end i
end if;
else
                                                                                                                                                                                                        else
    REG_1 <= "00000000";
    REG_1 EN <= '1';
    REG_2 <= "00000000";
    REG_2 EN <= '1';
end if;
```

Register

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

dentity Stack_Register is
    Port ( D : in STD_LOGIC_VECTOR (7 downto 0);
    CLK : in STD_LOGIC,
    Q : out STD_LOGIC_VECTOR (7 downto 0));

end Stack_Register;

architecture Behavioral of Stack_Register is

begin

Process
begin

Wait until CLK'Event and CLK = '1';
    Q <= D;

end Process;

end Behavioral;
```

DataPath

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
             entity Stack DataPath is

fort NUM_IN: in STD LOGIC VECTOR (7 downto 0);

SEL: in STD LOGIC VECTOR (7 downto 0);

SEL: in STD LOGIC VECTOR (1 downto 0);

PART FOP: in STD LOGIC,

LOG
      9
10
11
12
13
  14 OVF: out STD_LOGIC);
15 end Stack_DataPath;
16
17 architecture Structural of Stack_DataPath is
18
19 --Sorted based on bus width
20 signal signal result adder, signal swapped: STD_LOGIC_VECTOR (7 downto 0);
21 signal signal result adder, signal pre_register 2 : STD_LOGIC_VECTOR (7 downto 0);
22 signal signal register 1, signal register 2 : STD_LOGIC_VECTOR (7 downto 0);
23 signal signal register 1, signal register 2 : STD_LOGIC_VECTOR (7 downto 0);
24 signal signal_register_enabler_1, signal_register_enabler_2 : STD_LOGIC_VECTOR (7 downto 0);
25 signal signal_register_enabler_1, signal_register_enabler_2 : STD_LOGIC_VECTOR (7 downto 0);
        25
26 signal signal_ff, signal_ff2 : STD_LOGIC;
    27
28 Component Mux Pre Stack is
29 Port (OP_RESULT: in STD_LOGIC_VECTOR (7 downto 0);
30 SWAP: in STD_LOGIC_VECTOR (7 downto 0);
31 NUM_TN: in STD_LOGIC_VECTOR (7 downto 0);
32 SEL: in STD_LOGIC_VECTOR (1 downto 0);
33 OPOUT: in STD_LOGIC_VECTOR (7 downto 0);
34 X: out STD_LOGIC_VECTOR (7 downto 0));
35 end Component;
36
    36
37
52 Component Mux Swapper is
53 Port (A : in STD LOGIC VEC
54 B : in STD LOGIC VEC
55 X : out STD LOGIC VEC
55 SEL : in STD LOGIC VEC
56 SEL : in STD LOGIC VEC
57 end Component;
58
60 Component RegisterController is
61 Port (DOTA : in STD LOGIC VEC
63 OPOUT : in STD LOGIC VEC
64 PART POP : in STD LOGIC
66 REG 1 EN : out STD LOGIC
66 REG 1 EN : out STD LOGIC
67 REG 2 : out STD LOGIC
68 REG 2 : out STD LOGIC
69 end Component;
70 Component FlipFlop is
71 Component FlipFlop is
72 Port (D : in STD LOGIC;
73 CLK : in STD LOGIC;
74 Q : out STD LOGIC);
76
77 Component Double FlipFlop is
78 Port (D : in STD LOGIC;
79 Component Double FlipFlop is
79 Port (D : in STD LOGIC;
70 Component Double FlipFlop is
79 Port (D : in STD LOGIC;
70 Component Double FlipFlop is
70 Port (D : in STD LOGIC;
71 Component Double FlipFlop is
72 Port (D : in STD LOGIC;
        52 Component Mux_Swapper is
                                                                     ponent Mux_Swapper is

Port ( A : in STD_LOGIC VECTOR (7 downto 0);

B : in STD_LOGIC VECTOR (7 downto 0);

X : out STD_LOGIC VECTOR (7 downto 0);

SEL : in STD_LOGIC);
                                Component RegisterController is

Port ( DOUTA : in STD LOGIC VECTOR (7 downto 0);

SEL : in STD LOGIC VECTOR (1 downto 0);

Opout : in STD LOGIC;

PART FOF : in STD LOGIC;

REG 1 : out STD LOGIC VECTOR (1 downto 0);

REG 1 : out STD LOGIC VECTOR (7 downto 0);

REG 2 : out STD LOGIC VECTOR (7 downto 0);

REG 2 : out STD LOGIC VECTOR (7 downto 0);

REG 2 : out STD LOGIC VECTOR (7 downto 0);

REG 2 : out STD LOGIC);

end Component;
        76
77 Component Double FlipFlop is
78 Port ( D · in component
    78 Port ( D : in STD_LOGIC;
79 CLK : in STD_LOGIC;
80 Q : out STD_LOGIC);
81 end Component;
```

```
82
83 begin
84
85 Mux_Pi
              Mux_Pre_Stack_1: Mux_Pre_Stack port map( OP_RESULT => signal_result_adder,
                                                                                                                                                        OF_RESULT => Signal_resu.
SWAP => signal_swapped,
NUM_IN => NUM_IN,
SEL => SEL,
OPOut => OPOut,
X => DINA);
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
             Controller : RegisterController port map (DOUTA => DOUTA, SEL => SEL, OFOUTA => OFOUTA, SEL => SEL, OFOUTA => OFOUTA, SEL => SEL, OFOUTA, OFOUTA, OFTUTA, OFTU
104
105
106
107
 108 Stack_Register_1: Stack_Register port map(CLK => CLK,
109
110
111
                                                                                                                                                        D => signal_register_1,
Q => signal_post_register_1);
112
113
114
115
              116
117
118
119
122
123
124
 125
              129
130
131
132
 133
135
136
137
              FF : Double_FlipFlop port map ( D=> PART_POF(1), CLK => CLK, Q => signal_ff);
 138
139
140
141
142
              FF2 : FlipFlop port map ( D=> signal_ff, CLK => CLK, Q => signal_ff2);
146
147
148
149
150 end Structural;
```