



ΠΡΟΧΩΡΗΜΕΝΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

LAB 20335359

Γιώργος Βιριράκης 2016030035
Μιχάλης Γαλάνης 2016030036

ΑΝΑΦΟΡΑ 5^{ου} ΕΡΓΑΣΤΗΡΙΟΥ

ΣΚΟΠΟΣ


Στο 6^ο και τελευταίο εργαστήριο, σκοπός της άσκησης ήταν η ολοκλήρωση της κατασκευής μιας λειτουργικής αριθμομηχανής που υλοποιεί πράξεις πάνω σε στοίβα αξιοποιώντας τα προηγούμενα δύο εργαστήρια. Οι πράξεις συμπεριλαμβάνουν τα **push, pop, add (2's complement), sub (2's complement), unary sub (2's complement)** και **swap (X<>Y)**.

ΠΡΟΕΤΟΙΜΑΣΙΑ - ΠΕΡΙΓΡΑΦΗ

Οι είσοδοι και έξοδοι του κυκλώματος του 5^{ου} εργαστηρίου φαίνονται παρακάτω:


Name	IN / OUT	No. of Bits	FPGA Pins
Clock	in	1	MCLK
BTN ₀	in	1	BTN ₀
BTN ₁	in	1	BTN ₁
Mode	in	1	BTN ₂
Reset	in	1	BTN ₃
Num_In	in	8 (Bus)	SW _[7:0]
Num_Out	out	8 (Bus)	LD _[7:0]
SSD_En	out	4 (Bus)	AN _[3:0]
SSD_Value	out	8 (bus)	SEG _[7:0]

Εξωτερικά, δεν υπήρχαν αλλαγές στις εισόδους/εξόδους του κυκλώματος μας. Όλες οι καινούργιες λειτουργίες πραγματοποιήθηκαν με προσθήκη **εσωτερικών σημάτων**. Ακολουθεί το ανανεωμένο TOP Module:



Όλες οι πράξεις πραγματοποιούνται στο **Stack Controller** μιας και υπάρχει άμεση επικοινωνία με τη μνήμη **Stack**. Για την υλοποίησή τους κατασκευάσαμε 2 καινούργιες FSM, την **ADD_SUB_UN_FSM** και τη **SWAP_FSM** οι οποίες εκτελούν την εκάστοτε πράξη και εισήγαγαν τα αποτελέσματά τους στη Stack. Οι πράξεις add, sub και unary sub ομαδοποιήθηκαν σε μια FSM καθώς αξιοποιούν και οι 3 το κύκλωμα του προσθαιφαιρετή που θα περιγραφεί αργότερα. Οι δύο αυτές FSM είναι τύπου Mealy και τα διαγράμματα καταστάσεων τους παρουσιάζονται σε επόμενα σχήματα.


ADD_SUB_UN_FSM



SWAP_FSM

Για όλες τις μεταβάσεις πρέπει:

SEL = 10
OpOut = 0




Παρατήρηση: Στις 2 παραπάνω FSM δεν αναγράφονται όλα τα σήματα για λόγους απλότητας, πχ για **RST='1'** η επόμενη κατάσταση θα είναι πάντα η **start**. Στη **swar_FSM** έπειτα απο έλεγχο με simulation, χρειάστηκε να προσθέσουμε 2 νέες καταστάσεις **wait₁** και **wait₂** για λόγους σωστού συγχρονισμού (**timings**).

DATA_PATH

Για την άσκηση αυτή, χρειαστήκαμε ένα **DataPath**, το οποίο περιλαμβάνει ένα σύνολο από modules, τα οποία διαχειρίζονται τη λογική της πράξης και περιλαμβάνουν τα:

- **Registers**, στα οποία αποθηκεύονται τα **TOS** και **TOS-1** της στοίβας.
- **Register Controller**, το οποίο δέχεται την έξοδο της στοίβας και τη διανέμει στα κατάλληλα register enablers.
- **Register Enablers**, τα οποία ανάλογα με μια συνθήκη, επιλέγουν είτε οι registers να πάρουν μια συγκεκριμένη τιμή είτε να επαναληφθεί η προηγούμενή τους (να θυμούνται).
- **Adder_Subber**, ο οποίος δέχεται 2 τιμές A, B (απο τους registers) και εκτελεί τη κατάλληλη πράξη που του έχει δοθεί. Το κύκλωμα αυτό είναι structural και αποτελεί επέκταση του 2^{ου} εργαστηρίου.
- **Multiplexer_Pre_Stack**, ο οποίος περνάει τον κατάλληλο 8-Bit αριθμό στη Stack.
- **Multiplexer_Swap**, ο οποίος είναι αναγκαίος για τη πράξη της **swar**.

Το module του **DataPath** παρουσιάζεται παρακάτω στο γραμμοσκιασμένο τμήμα του **Stack Controller**:




Παρατήρηση 1: Δε φαίνονται όλα τα τμήματα/σήματα του **Stack Controller** για αποφυγή πολυπλοκότητας.

Παρατήρηση 2: Για την υλοποίησή μας, χρησιμοποιούμε σήματα **SEL** και **OpOut** για την επιλογή των modes και είναι κρίσιμα για τη σωστή λειτουργία των δύο καινούργιων FSM. Πιο συγκεκριμένα, δίνονται στον παρακάτω πίνακα οι λειτουργίες ανάλογα με τις τιμές τους:

Operation	SEL	OpOut
push	00	0
pop		1
add	01	0
sub		1
unary sub	10	0
swap		1


Η λειτουργία του **SSD Controller** δεν έχει αλλάξει, προσεθηκε απλώς το σήμα **AOVF** στον πολυπλέκτη του **SSD_DataPath**.



ΚΥΜΑΤΟΜΟΡΦΕΣ


Παρακάτω φαίνεται γενικά η συμπεριφορά του κυκλώματος μας με τις παρακάτω ενέργειες (με τη σειρά):

- **[0 – 35ms]** : Εκτέλεση **push** για τους αριθμούς **50, 12, 2, 4, 20, 63**.
- **[40 – 110ms]** : Εκτέλεση **add, sub, sub, un, swap, sub, add** ανα 5 ms (με αλλαγή του mode όπου χρειάζεται).




Για να ελέγχουμε πιο συγκεκριμένα την κάθε πράξη, μεγενθύνουμε τη κατάλληλη στιγμή.


Για τη πράξη της **add** των αριθμών (63 + 20) βλέπουμε ότι αρχικά οι 2 προσθετέοι βρίσκονται στα addresses 6 (TOS) και 5 (TOS - 1) αντίστοιχα. Με το πρώτο pop το 63 μεταβαίνει στον register_1 και με το δεύτερο pop το 20 στον register_2. Η πράξη της πρόσθεσης εκτελείται από τον **adder_subber** και το αποτέλεσμα 83 αποθηκεύεται (μόλις το **WEA = 1**) στο address 5 (TOS).




Για τη πράξη της **sub** των αριθμών (83 - 4) βλέπουμε ότι αρχικά οι 2 αριθμοί βρίσκονται στα addresses 5 (TOS) και 4 (TOS - 1) αντίστοιχα. Με το πρώτο pop το 83 μεταβαίνει στον register_1 και με το δεύτερο pop το 4 στον register_2. Η πράξη της αφαίρεσης εκτελείται από τον **adder_subber** και το αποτέλεσμα 79 αποθηκεύεται (μόλις το **WEA = 1**) στο address 4 (TOS).



Για τη πράξη της **un** του αριθμού 77 στη θέση 3, με pop ο register_1 παίρνει την τιμή 0 και το 77 περνάει στον register_2. Η πράξη της αφαίρεσης εκτελείται από τον **adder_subber** και το αποτέλεσμα -77 αποθηκεύεται (μόλις το **WEA = 1**) στο address 4 (TOS).



Για τη πράξη της **swap** των αριθμών (-77 και 12) βλέπουμε ότι αρχικά οι 2 αριθμοί βρίσκονται στα addresses 3 (TOS) και 2 (TOS - 1) αντίστοιχα. Με το πρώτο pop το -77 μεταβαίνει στον register_2 και με το δεύτερο pop το 12 στον register_1. Οι τιμές των 2 registers μεταφέρονται στον **Multiplexer_Swap** ο οποίος με τη σωστή σειρά τα αποθηκεύει στη στοίβα το -77 στη θέση 2 και το 12 στη θέση 3.



ΣΥΜΠΕΡΑΣΜΑΤΑ

Στο 5^ο και τελευταίο εργαστήριο κατασκευάσαμε μια αριθμομηχανή με μέθοδο RPN. Κατά τη διάρκεια των 5 εργαστηριακών ασκήσεων μάθαμε να αντιμετωπίζουμε προβλήματα σε hardware και είμαστε πλέον σε θέση να σχεδιάζουμε πολύπλοκα κυκλώματα σε γλώσσα VHDL χρησιμοποιώντας behavioural και structural design.

ΠΑΡΑΡΤΗΜΑ – ΚΩΔΙΚΑΣ

Register Controller

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity RegisterController is
5     Port ( DOUTA : in  STD_LOGIC_VECTOR (7 downto 0);
6           SEL : in  STD_LOGIC_VECTOR (1 downto 0);
7           OpOut : in  STD_LOGIC;
8           PART_POP : in  STD_LOGIC_VECTOR (1 downto 0);
9           REG_1 : out  STD_LOGIC_VECTOR (7 downto 0);
10          REG_1_EN : out  STD_LOGIC;
11          REG_2 : out  STD_LOGIC_VECTOR (7 downto 0);
12          REG_2_EN : out  STD_LOGIC);
13 end RegisterController;
14
15 architecture Behavioral of RegisterController is
16
17 begin
18
19     Process (DOUTA, SEL, OpOut, PART_POP)
20     begin
21
22         if (SEL = "01") then
23             if (PART_POP = "00") then
24                 REG_1 <= "00000000";
25                 REG_1_EN <= '1';
26                 REG_2 <= "00000000";
27                 REG_2_EN <= '1';
28             elsif (PART_POP = "01") then
29                 REG_1 <= DOUTA;
30                 REG_1_EN <= '1';
31                 REG_2 <= "00000000";
32                 REG_2_EN <= '0';
33             elsif (PART_POP = "10") then
34                 REG_1 <= "00000000";
35                 REG_1_EN <= '0';
36                 REG_2 <= DOUTA;
37                 REG_2_EN <= '1';
38             else
39                 REG_1 <= "00000000";
40                 REG_1_EN <= '0';
41                 REG_2 <= "00000000";
42                 REG_2_EN <= '0';
43             end if;
44         elsif (SEL = "10") then
45             if (OpOut = '0') then
46                 if (PART_POP = "00") then
47                     REG_1 <= "00000000";
48                     REG_1_EN <= '1';
49                     REG_2 <= "00000000";
50                     REG_2_EN <= '1';
51                 elsif (PART_POP = "01") then
52                     REG_1 <= DOUTA;
53                     REG_1_EN <= '1';
54                     REG_2 <= "00000000";
55                     REG_2_EN <= '0';
56                 elsif (PART_POP = "10") then
57                     REG_1 <= "00000000";
58                     REG_1_EN <= '1';
59                     REG_2 <= DOUTA;
60                     REG_2_EN <= '1';
61                 else
62                     REG_1 <= "00000000";
63                     REG_1_EN <= '0';
64                     REG_2 <= "00000000";
65                     REG_2_EN <= '0';
66                 end if;
67             else
68                 if (PART_POP = "00") then
69                     REG_1 <= "00000000";
70                     REG_1_EN <= '1';
71                     REG_2 <= "00000000";
72                     REG_2_EN <= '1';
73                 elsif (PART_POP = "01") then
74                     REG_1 <= DOUTA;
75                     REG_1_EN <= '1';
76                     REG_2 <= "00000000";
77                     REG_2_EN <= '0';
78                 elsif (PART_POP = "10") then
79                     REG_1 <= "00000000";
80                     REG_1_EN <= '0';
81                     REG_2 <= DOUTA;
82                     REG_2_EN <= '1';
83                 else
84                     REG_1 <= "00000000";
85                     REG_1_EN <= '0';
86                     REG_2 <= "00000000";
87                     REG_2_EN <= '0';
88                 end if;
89             end if;
90         end if;
91     else
92         REG_1 <= "00000000";
93         REG_1_EN <= '1';
94         REG_2 <= "00000000";
95         REG_2_EN <= '1';
96     end if;
97 end Process;
```

Register

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity Stack_Register is
5     Port ( D : in  STD_LOGIC_VECTOR (7 downto 0);
6           CLK : in  STD_LOGIC;
7           Q : out STD_LOGIC_VECTOR (7 downto 0));
8 end Stack_Register;
9
10 architecture Behavioral of Stack_Register is
11
12 begin
13
14 Process
15 begin
16
17     Wait until CLK'Event and CLK = '1';
18     Q <= D;
19
20 end Process;
21
22 end Behavioral;
```

DataPath

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity Stack_DataPath is
5     Port ( NUM_IN : in  STD_LOGIC_VECTOR (7 downto 0);
6           DOUTA : in  STD_LOGIC_VECTOR (7 downto 0);
7           SEL : in  STD_LOGIC_VECTOR (1 downto 0);
8           OPOut : in  STD_LOGIC;
9           PART_POP : in  STD_LOGIC_VECTOR (1 downto 0);
10          M : in  STD_LOGIC;
11          CLK : in  STD_LOGIC;
12          Cout : out STD_LOGIC;
13          DINA : out STD_LOGIC_VECTOR (7 downto 0);
14          OVF : out STD_LOGIC);
15 end Stack_DataPath;
16
17 architecture Structural of Stack_DataPath is
18
19 --Sorted based on bus width
20 signal signal_result_adder, signal_swapped : STD_LOGIC_VECTOR (7 downto 0);
21 signal signal_pre_register_1, signal_pre_register_2 : STD_LOGIC_VECTOR (7 downto 0);
22 signal signal_register_1, signal_register_2 : STD_LOGIC_VECTOR (7 downto 0);
23 signal signal_post_register_1, signal_post_register_2 : STD_LOGIC_VECTOR (7 downto 0);
24 signal signal_register_enabler_1, signal_register_enabler_2 : STD_LOGIC;
25
26 signal signal_ff, signal_ff2 : STD_LOGIC;
27
28 Component Mux_Pre_Stack is
29     Port ( OF_RESULT : in  STD_LOGIC_VECTOR (7 downto 0);
30           SWAP : in  STD_LOGIC_VECTOR (7 downto 0);
31           NUM_IN : in  STD_LOGIC_VECTOR (7 downto 0);
32           SEL : in  STD_LOGIC_VECTOR (1 downto 0);
33           OPOut : in  STD_LOGIC;
34           X : out STD_LOGIC_VECTOR (7 downto 0));
35 end Component;
36
37 Component Stack_Register is
38     Port ( D : in  STD_LOGIC_VECTOR (7 downto 0);
39           CLK : in  STD_LOGIC;
40           Q : out STD_LOGIC_VECTOR (7 downto 0));
41 end Component;
42
43 Component ADDER_SUBBER is
44     Port ( A : in  STD_LOGIC_VECTOR (7 downto 0);
45           B : in  STD_LOGIC_VECTOR (7 downto 0);
46           M : in  STD_LOGIC;
47           S : out STD_LOGIC_VECTOR (7 downto 0);
48           Cout : out STD_LOGIC;
49           OVF : out STD_LOGIC);
50 end Component;
51
52 Component Mux_Swapper is
53     Port ( A : in  STD_LOGIC_VECTOR (7 downto 0);
54           B : in  STD_LOGIC_VECTOR (7 downto 0);
55           X : out STD_LOGIC_VECTOR (7 downto 0);
56           SEL : in  STD_LOGIC);
57 end Component;
58
59
60 Component RegisterController is
61     Port ( DOUTA : in  STD_LOGIC_VECTOR (7 downto 0);
62           SEL : in  STD_LOGIC_VECTOR (1 downto 0);
63           OPOut : in  STD_LOGIC;
64           PART_POP : in  STD_LOGIC_VECTOR (1 downto 0);
65           REG_1 : out STD_LOGIC_VECTOR (7 downto 0);
66           REG_1_EN : out STD_LOGIC;
67           REG_2 : out STD_LOGIC_VECTOR (7 downto 0);
68           REG_2_EN : out STD_LOGIC);
69 end Component;
70
71 Component FlipFlop is
72     Port ( D : in  STD_LOGIC;
73           CLK : in  STD_LOGIC;
74           Q : out STD_LOGIC);
75 end Component;
76
77 Component Double_FlipFlop is
78     Port ( D : in  STD_LOGIC;
79           CLK : in  STD_LOGIC;
80           Q : out STD_LOGIC);
81 end Component;
```

```

82
83 begin
84
85 Mux_Pre_Stack_1: Mux_Pre_Stack port map( OP_RESULT => signal_result_adder,
86                                         SWAP => signal_swapped,
87                                         NUM_IN => NUM_IN,
88                                         SEL => SEL,
89                                         OPOut => OPOut,
90                                         X => DINA);
91
92 Controller : RegisterController port map (DOUTA => DOUTA,
93                                           SEL => SEL,
94                                           OpOut => OpOut,
95                                           PART_POP => PART_POP,
96                                           REG_1 => signal_pre_register_1,
97                                           REG_1_EN => signal_register_enabler_1,
98                                           REG_2 => signal_pre_register_2,
99                                           REG_2_EN => signal_register_enabler_2
100                                           );
101
102
103 Register_Enabler_1 : Mux_Swapper port map( A => signal_post_register_1,
104                                           B => signal_pre_register_1,
105                                           X => signal_register_1,
106                                           SEL => signal_register_enabler_1);
107
108 Stack_Register_1: Stack_Register port map(CLK => CLK,
109                                           D => signal_register_1,
110                                           Q => signal_post_register_1);
111
112
113
114
115 Register_Enabler_2 : Mux_Swapper port map( A => signal_post_register_2,
116                                           B => signal_pre_register_2,
117                                           X => signal_register_2,
118                                           SEL => signal_register_enabler_2);
119
120 Stack_Register_2: Stack_Register port map(CLK => CLK,
121                                           D => signal_register_2,
122                                           Q => signal_post_register_2);
123
124
125
126
127 ADDER_SUBBER_1: ADDER_SUBBER port map(A => signal_post_register_1,
128                                       B => signal_post_register_2,
129                                       M => M,
130                                       S => signal_result_adder,
131                                       Cout => Cout,
132                                       OVF => OVF
133                                       );
134
135 FF : Double_FlipFlop port map ( D=> PART_POP(1),
136                                CLK => CLK,
137                                Q => signal_ff);
138
139
140 FF2 : FlipFlop port map ( D=> signal_ff,
141                          CLK => CLK,
142                          Q => signal_ff2);
143
144 Swapper : Mux_Swapper port map ( A => signal_post_register_2,
145                                  B => signal_post_register_1,
146                                  X => signal_swapped,
147                                  SEL => signal_ff2);
148
149
150 end Structural;

```