
# ΟΡΓΑΝΩΣΗ ΥΠΟΛΟΓΙΣΤΩΝ

Αναφορά 1ης Εργαστηριακής Άσκησης

«ΣΧΕΔΙΑΣΗ ΚΑΙ ΠΡΟΣΩΜΟΙΩΣΗ ΜΟΝΑΔΑΣ ΑΡΙΘΜΗΤΙΚΩΝ ΚΑΙ ΛΟΓΙΚΩΝ ΠΡΑΞΕΩΝ ΚΑΙ ΑΡΧΕΙΟΥ ΚΑΤΑΧΩΡΗΤΩΝ»



Ζαχαριουδάκης Νικόλας 2016030073Γαλάνης Μιχάλης 2016030036

# ΠΕΡΙΕΧΟΜΕΝΑ

Οι σύνδεσμοι για τις παρακάτω ενότητες είναι διαδραστικοί. Πιέστε πάνω στο επιθυμητό τμήμα για τη μετάβαση σε αυτό.

<u>.</u>	ΕΙΣΑΓΩΓΗ	1
_	]Σκοπός Εργαστηρίου	
	΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄ ΄	
	A - ΣΧΕΔΙΑΣΗ ALU	1
<b>©</b>	▶ Α. Επισκόπηση	1
N	🛮 Α. Σχεδίαση & Υλοποίηση	2
	. Α. Κώδικας VHDL (Signals)	3
E	. Α. Κώδικας VHDL (Main)	3
**=	Α. Επαλήθευση Συστήματος (Δημιουργία Testbench)	5
Ō	) Α. Προσομοίωση Συστήματος (Κυματομορφές)	6
	B - KATAΣKEYH REGISTER FILE	7
•	▶ Β.1. Παραγωγή Register - Επισκόπηση	7
N	🛮 Β.1. Σχεδίαση & Υλοποίηση	7
E	Β.1. Κώδικας VHDL	8
***	Β.1. Επαλήθευση Συστήματος (Δημιουργία Testbench)	8
Ō	<ul><li>Β.1. Προσομοίωση Συστήματος (Κυματομορφές)</li></ul>	8
<b>©</b>	▶ B.2. Register File - Επισκόπηση	9
N	🗓 Β.2.1 Σχεδίαση & Υλοποίηση (Components) 1	0
	Β.2.1 Κώδικας VHDL (Decoder 5-To-32)	0

	B.2.1 Κώδικας VHDL (Multiplexer 1024-To-32)	10
N	Β.2.2 Σχεδίαση & Υλοποίηση (TOP MODULE)	11
	B.2.2 Κώδικας VHDL (TOP MODULE Signals)	11
	B.2.2 Κώδικας VHDL (TOP MODULE Main)	11
¥ <u>≡</u>	B.2. Επαλήθευση Συστήματος (Δημιουργία Testbench)	12
$ar{O}$	Β.2. Προσομοίωση Συστήματος (Κυματομορφές)	13

# $\pm$ ΕΙΣΑΓΩΓΗ

# 🗓 Σκοπός Εργαστηρίου

Σκοπός της πρώτης εργαστηριακής άσκησης της οργάνωσης υπολογιστών είναι η επανάληψη της γλώσσας VHDL που υλοποιείται μέσω της σχεδίασης 2 συστημάτων:

- (Μέρος Α): Μονάδα αριθμητικών και λογικών πράξεων
- (Μέρος Β) : Αρχείο Καταχωρητών MIPS

# 🗓 Προαπαιτούμενα

Η μόνη προαπαιτούμενη ύλη είναι αυτή της Προχωρημένης Λογικής Σχεδίασης, δηλαδή η καλή κατανόηση της VHDL σε behavioral αλλά και structural μορφή καθώς και η εξοικείωση με εργαλεία σχεδιασμού της Xilinx.



# 🖹 Α - ΣΧΕΔΙΑΣΗ ALU

# Α. Επισκόπηση


Ξεκινάμε από τις απαιτήσεις αυτού του συστήματος. Θεωρούμε ότι η μονάδα έχει τις εξής εισόδους και εξόδους:

Όνομα	Είδος	Πλάτος	Λειτουργία
Α	Είσοδος	32 bits	Πρώτος τελεστέος σε συμπλήρωμα ως προς 2
В	Είσοδος	32 bits	Δεύτερος τελεστέος σε συμπλήρωμα ως προς 2
Op	Είσοδος	4 bits	Κωδικός πράξης
Out	Έξοδος	32 bits	Αποτέλεσμα σε συμπλήρωμα ως προς 2
Zero	Έξοδος	1 bit	Ενεργοποιημένη αν το αποτέλεσμα είναι μηδέν
Cout	Έξοδος	1 bit	Έλεγχος ύπαρξης κρατούμενου εξόδου
Ovf	Έξοδος	1 bit	Ενεργοποιημένη αν υπήρξε υπερχείλιση

Η είσοδος Ορ δηλώνει τον κωδικό της επιθυμητής πράξης. Παρακάτω φαίνονται οι επιθυμητές πράξεις που πρέπει να γίνουν ανάλογα με την τιμή της:

Κωδικός Ορ	Πράξη
0000 (00)	Πρόσθεση (A + B)
<b>0001</b> (01)	Αφαίρεση (Α – Β)
<b>0010</b> (02)	<b>Λογικό ΚΑΙ</b> (A & B)
<b>0011</b> (03)	<b>Λογικό Η</b> (A   B)
<b>0100</b> (04)	Αντιστροφή (!Α)
<b>1000</b> (08)	Αριθμητική Ολίσθηση Δεξιά
<b>1001</b> (09)	Λογική Ολίσθηση Δεξιά
<b>1010</b> (10)	Λογική Ολίσθηση Αριστερά
<b>1100</b> (12)	Κυλική Ολίσθηση Αριστερά
<b>1101</b> (13)	Κυλική Ολίσθηση Δεξιά

Σε επόμενο σχήμα φαίνεται η σχηματική αναπαράσταση της αριθμητικής & λογικής μονάδας με βάση τις παραπάνω εισόδους & εξόδους.



# 🚾 Α. Σχεδίαση & Υλοποίηση

Όσον αφορά τη VHDL, το TOP LEVEL είναι υλοποιημένο εξ'ολοκλήρου σε behavioral δομή, καθώς μας δίνει τα απλούστερα αποτελέσματα, οπότε δεν ασχολούμαστε με υποσυστήματα αθροιστών/αφαιρετών κτλ.

Το κύκλωμα είναι απλό, συνδυαστικό δεν απαιτεί μηχανή πεπερασμένων καταστάσεων. Χρησιμοποιήσαμε τα ακόλουθα 3 βασικά πακέτα της ΙΕΕΕ:

IEEE.STD\_LOGIC\_1164.ALL, IEEE.STD\_LOGIC\_unsigned.ALL KQI IEEE.numeric STD.ALL.

Η εκφώνηση απαιτούσε επίσης καθυστέρηση των εξόδων κατά 10ns. Για αυτό, χρησιμοποιήσαμε εσωτερικά **temp signals**, στα οποία γίνονταν οι πράξεις και οι

τελικές έξοδοι δεν ήταν τίποτα παραπάνω από αυτά signals στα οποία εφαρμόζονταν η καθυστέρηση.

**Παρατήρηση 1:** Χρησιμοποιήσαμε ένα process για κάθε έξοδο με κατάλληλο κάθε φορά sensitivity list, κυρίως για λόγους οργάνωσης.

# A. Κώδικας VHDL (Signals)

Ενδιάμεσα σήματα που χρησιμοποιήθηκαν:

```
--signals
signal temp_out: STD_LOGIC_VECTOR (31 downto 0);
signal temp_A: STD_LOGIC_VECTOR (32 downto 0);
signal temp_B: STD_LOGIC_VECTOR (32 downto 0);
signal temp_carry: STD_LOGIC_VECTOR (32 downto 0);
signal temp_ovf: STD_LOGIC;
signal temp_zero: STD_LOGIC;
```

# 🗏 Α. Κώδικας VHDL (Main)

Κύριο μέρος του κώδικα για την υλοποίηση του συστήματος:

#### begin

```
-- Output
outpt: process(A,B,Op)
begin
      -- temp for output
      if Op="0000" then
            temp out \leq A + B;
      elsif Op="0001" then
            temp out <= A - B;
      elsif Op="0010" then
            temp out <= A and B;
      elsif Op="0011" then
            temp out <= A or B;
      elsif Op="0100" then
            temp out <= NOT A;
      elsif Op="1000" then
            temp out <= STD LOGIC VECTOR(shift right(signed(A),1));</pre>
      elsif Op="1001" then
            temp out <= STD LOGIC VECTOR(shift right(unsigned(A),1));</pre>
      elsif Op="1010" then
            temp out <= STD LOGIC VECTOR(shift left(unsigned(A),1));</pre>
      elsif Op="1100" then
            temp out <= STD LOGIC VECTOR(rotate left(signed(A),1));</pre>
      elsif Op="1101" then
            temp out <= STD LOGIC VECTOR(rotate right(signed(A),1));</pre>
      else
            end if;
end process;
--Overflow
```

```
overflow: process(A,B,Op,temp_out)
begin
      if Op="0000" then
            --Overflow
            if A(31) = 0' and B(31) = 0' and temp out B(31) = 1' then
                 temp ovf <='1';</pre>
            elsif A(31)='1' and B(31)='1' and temp out (31)='0' then
                 temp ovf <='1';</pre>
            else
                 temp ovf <='0';
           end if:
      elsif Op="0001" then
            --Overflow
           if A(31)='1' and B(31)='0' and temp out (31)='0' then
                 temp ovf <='1';</pre>
           elsif A(31)='0' and B(31)='1' and temp out (31)='1' then
                 temp ovf <='1';</pre>
            else
                 temp ovf <='0';</pre>
            end if;
      else
            temp ovf <='0';</pre>
      end if;
end process;
-- carry out
carr: process (A,B,Op)
begin
      temp A <= '0' & A;
      temp B <= '0' & B;
      if Op="0000" then
            temp_carry <= temp_A + temp_B;</pre>
      elsif Op="0001" then
            temp carry <= temp A - temp B;</pre>
            end if;
end process;
-- zero
Zr: process(temp out)
begin
      temp zero <= '1';
      else
            temp zero <= '0';</pre>
      end if;
end process;
      Ovf <= temp ovf after 10ns;
      Output <= temp out after 10ns;
      zero <= temp zero after 10ns;</pre>
      Cout <= temp carry(32) after 10ns;</pre>
end Behavioral;
```

**Δ** Παρατήρηση 2: Δε παραθέτουμε ολόκληρο τον κώδικα του VHD αρχείου παρά μόνο ένα τμήμα που μας ενδιαφέρει (συνήθως ανάμεσα στις εντολές **begin** ... **end** του architecture).

# 🗵 Α. Επαλήθευση Συστήματος (Δημιουργία Testbench)


Δημιουργήσαμε ένα testbench για το TOP MODULE για να επαληθεύσουμε την ορθή λειτουργία του. Όπως μας συμβουλεύει και η εκφώνηση είναι αδύνατο να δοκιμάσουμε όλες τις περιπτώσεις ειδικά οταν έχουμε 32 bit τελεστέους. Για αυτό επιλέγουμε διακριτές «ενδιαφέρουσες» περιπτώσεις (corner cases) που έχουν μεγαλύτερη πιθανότητα να εμφανιστεί κάποιο λάθος. Για να δοκιμαστούν αρκετά οι λειτουργίες overflow & carry out, επιλέγουμε τελεστέους με «δραστηριότητα» στα τελευταία most significant bits.

#### begin


```
wait for 50 ns;
-- ADD SUB
A <= "011110000000000000000000000000000000";
B <= "00111000000000000000000000000000000";
Op <= "0000";
wait for 50 ns;
Op \leq Op +1;
wait for 50 ns;
-- ADD SUB
A <= "111100000000000000000000000000000000";
B <= "11100000000000000000000000000000000";
Op \le "0000";
wait for 50 ns;
Op \leq Op +1;
wait for 50 ns;
  ADD SUB AND OR NOT
A <= "10000000000000000000000000000000000";
0000" = 0000";
wait for 50 ns;
for i in 1 to 3 loop
     Op \leq Op +1;
     wait for 50 ns;
end loop;
-- SHIFT RIGHT SHIFT LEFT
Op \leq "1000";
wait for 50 ns;
for i in 1 to 2 loop
     Op \leq Op +1;
     wait for 50 ns;
end loop;
```

# 🕭 Α. Προσομοίωση Συστήματος (Κυματομορφές)

#### 0 ns - 350 ns:



#### 350 ns - 700 ns:



# **B - KATAΣKEYH REGISTER FILE**

Για το δεύτερο μέρος του εργαστηρίου, κληθήκαμε να σχεδιάσουμε ένα καταχωρητή των 32 bit σε behavioral δομή για να χρησιμοποιηθεί ύστερα για τη κατασκευή ενός αρχείου καταχωρητών που συνδυάζει behavioral & structural δομή.

### Φ B.1. Παραγωγή Register - Επισκόπηση

Ο καταχωρητής αποτελεί σύγχρονο κύκλωμα και χρησιμοποιούμε την έκδοσή του με Write Enable αλλά και Reset. Παρακάτω παραθέτουμε τις εισόδους/εξόδους του καταχωρητή καθώς και τη σχηματική του αναπαράσταση:

Όνομα	Είδος	Πλάτος	Λειτουργία
CLK	Είσοδος	1 bit	Ρολόι
reset	Είσοδος	1 bit	Reset για αρχικοποίηση
WE	Είσοδος	1 bit	Υπεύθυνο για ενεργοποίηση της εγγραφής
Data	Είσοδος	32 bits	Δεδομένα για εγγραφή
Dout	Έξοδος	32 bits	Αποτέλεσμα της εγγραφής



# 🗷 Β.1. Σχεδίαση & Υλοποίηση

Για τον καταχωρητή, χρησιμοποιήσαμε και πάλι behavioral σχεδίαση. Αυτή τη φορά, σε ένα process, όταν έχουμε θετική ακμή ρολογιού ελέγχουμε αν το write enable είναι ενεργοποιημένο, όπου στη περίπτωση αυτή θα επαναγράψουμε τα δεδομένα με τη νέα τιμή της εισόδου Data. Διαφορετικά, θα κρατήσουμε την παλιά.

Η καθυστέρηση υλοποιείται όπως και προηγουμένως με την εντολή **after**.

# 🔢 Β.1. Κώδικας VHDL


# 🗵 Β.1. Επαλήθευση Συστήματος (Δημιουργία Testbench)

```
begin
-- hold reset state for 100 ns.
```

```
wait for 100 ns;
     WE <= '0';
     wait for clk period*2;
     WE <= '1';
     wait for clk period*2;
     WE <= '0';
     wait for clk period*2;
     WE <= '1';
     wait for clk period*2;
     WE <= '0';
     Reset <='1';
     wait for clk period*2;
     reset <= '0';
     wait:
end process;
```

# 🕭 Β.1. Προσομοίωση Συστήματος (Κυματομορφές)


Σύμφωνα με το παραπάνω testbench, παράγεται η ακόλουθη κυματομορφή:



# B.2. Register File - Επισκόπηση

Το δεύτερο τμήμα αυτού του ερωτήματος περιλαμβάνει τη σχεδίαση ενός αρχείου καταχωρητών. Αυτό περιλαμβάνει 32 καταχωρητές των 32 bits που χρησιμοποιήσαμε προηγουμένως, έναν αποκωδικοποιητή, πύλες AND και 2 πολυπλέκτες. Παρακάτω παρουσιάζεται ο πίνακας εισόδων/εξόδων του TOP MODULE (ολικού συστήματος) και η σχηματική του αναπαράσταση. Υπενθυμίζουμε ότι καθένα από τα αναφερθείσα στοιχεία υλοποιούνται σε behavioral δομή και όλα μαζί συνδέονται τελικά για να σχηματιστεί το TOP MODULE (structural δομή).

Όνομα	Είδος	Πλάτος	Λειτουργία
CLK	Είσοδος	1 bit	Ρολόι
reset	Είσοδος	1 bit	Reset για αρχικοποίηση
Ard1	Είσοδος	5 bits	Διεύθυνση πρώτου καταχωρητή για ανάγνωση
Ard2	Είσοδος	5 bits	Διεύθυνση δεύτερου καταχωρητή για ανάγνωση
AWr	Είσοδος	5 bits	Διεύθυνση καταχωρητή για εγγραφή
WrEn	Είσοδος	1 bit	Ενεργοποίηση εγγραφής καταχωρητή
Din	Είσοδος	32 bits	Δεδομένα για εγγραφή
Dout1	Έξοδος	32 bits	Δεδομένα πρώτου καταχωρητή
Dout2	Έξοδος	32 bits	Δεδομένα δεύτερου καταχωρητή



# Β.2.1 Σχεδίαση & Υλοποίηση (Components)

Εφόσον ο καταχωρητής αναλύθηκε σε προηγούμενο σημείο, θα επικεντρωθούμε στον αποκωδικοποιητή, στον πολυπλέκτη και στις πύλες. Και τα 3 components αποτελούν απλά συνδυαστικά κυκλώματα άρα δεν ασχολούμαστε με ρολόι.

Ο αποκωδικοποιητής διαθέτει ένα process στο οποίο μετατρέπουμε τη διεύθυνση εγγραφής σε integer αριθμό για να παράγουμε ΄1΄ στο bit εκείνο.

Οι πολυπλέκτες διαθέτουν επίσης ένα process στο οποίο μετατρέπουμε τη διεύθυνση ανάγνωσης σε integer αριθμό έτσι ώστε να περάσουμε την κατάλληλη 32άδα τιμών register στην έξοδο. Σημειώνουμε ότι η υλοποίηση των 1024 συνολικά bit εισόδων καταχωρητών υλοποιήθηκε με array package για να αποφύγουμε επανάληψη του κώδικά μας. Για το παραπάνω απαιτήθηκε η βιβλιοθήκη work.dt\_array\_pkg.all;

Οι πύλες AND λόγω της απλής υλοποίησης τους εφαρμόζονται κατευθείαν στη structural δομή όταν συνδέσουμε τα components.

# 🔢 Β.2.1 Κώδικας VHDL (Decoder 5-To-32)

```
begin
      process (Awr)
      begin
            -- we set the n bit of the output '1' and the rest of them '0'.
            -- n is the decimal format of the 5bit Awr.
            decAdr<=(to integer(unsigned(Awr))=>'1',others =>'0') after 5ns;
      end process;
end Behavioral;
🗏 Β.2.1 Κώδικας VHDL (Multiplexer 1024-To-32)
package dt array pkg is
        type dt array is array(31 downto 0) of std logic vector(31 downto 0);
end package;
begin
     process (muxArd)
     begin
             - we set as dout the n register from the input array.
            -- n is the decimal format of the 5bit muxAdr(0-31 00000-11111).
            Dout <= Reg(to integer(unsigned(muxAdr))) after 5 ns;</pre>
      end process;
end Behavioral;
```

# **Β.2.2** Σχεδίαση & Υλοποίηση (TOP MODULE)

Για να συναρμολογηθεί το TOP MODULE έπρεπε να δηλώσουμε όλα τα συμμετέχοντα components και με port mapping να συνδέσουμε τις εσωτερικές εισόδους και εξόδους δημιουργώντας τα απαραίτητα signals. Χρησιμοποιούμε for loop generate οπουδήποτε έχουμε επανάληψη πολλών ίδιων component για την απλούστευση του κώδικά μας.

# 🔢 Β.2.2 Κώδικας VHDL (TOP MODULE Signals)

```
signal register_dout: dt_array ;
signal dec_enbl : STD_LOGIC_VECTOR (31 downto 0);
signal reg_enbl : STD_LOGIC_VECTOR (31 downto 0);
```

# 🔢 Β.2.2 Κώδικας VHDL (TOP MODULE Main)

#### begin

```
-- The decoder for selecting the register we will write the din (input)
Decoder: decoder5To32
     Port map (
                        Awr => Awr,
                        decAdr => dec enbl
-- Here we generate the "and" gate for each register's we signal with 2 ns
WRENABLES: for i in 0 to 31 generate
     reg enbl(i) <= WrEn and dec enbl(i) after 2 ns;</pre>
end generate ;
-- Generate 32 registers
RR: for i in 0 to 31 generate
      Registers: regi
            PORT MAP ( clk => Clk,
                        Data => Din,
                        Dout => register dout(i),
                        WE => reg enbl(i),
                        reset => reset
                        );
end generate ;
-- The multiplexer for the first output of register file
MUX 1: Mux1024To32
     PORT MAP (
                        Reg => register dout,
                        muxAdr => Ard1,
                        Dout => Dout1
                        );
-- The multiplexer for the second output of register file
MUX 2: Mux1024To32
```

# 🗵 Β.2. Επαλήθευση Συστήματος (Δημιουργία Testbench)


Για τα εσωτερικά components δημιουργήθηκαν testbenches που περιέχουν 1 ή 2 περιπτώσεις απλά για να επιβεβαιωθεί η λειτουργία τους και δε θα συμπεριληφθούν στην αναφορά αυτή για λόγους απλότητας. Όσον αφορά τον κώδικα του testbench για το TOP MODULE, αυτός παρουσιάζεται παρακάτω:

### begin reset<='1'; wait for clk period\*2; reset<='0'; wait for 200ns; WrEn <= '1'; Awr <= "00111"; wait for 60 ns; Awr <= "11100"; wait for 60 ns; WrEn <= '0'; Ard1 <= "01000"; Ard2 <= "00010"; wait for 100 ns; Ard1 <= "11100"; Ard2 <= "00111"; wait for 100 ns; Ard1 <= "00000"; Ard2 <= "11111";</pre> wait for 100 ns; Ard1 <= "01000"; Ard2 <= "00010"; wait for 100 ns; Ard1 <= "00000"; Ard2 <= "11111"; wait for 100 ns; Ard1 <= "11100"; Ard2 <= "00111"; wait for 100 ns; Ard1 <= "01000"; Ard2 <= "00010"; wait for 100 ns; Ard1 <= "11100"; Ard2 <= "00111"; wait for 100 ns; Ard1 <= "00000"; Ard2 <= "11111";


wait;
end process;

# 🕭 Β.2. Προσομοίωση Συστήματος (Κυματομορφές)

0 ns - 500 ns:



500 ns - 900 ns:



Παρατηρούμε στις παραπάνω κυματομορφές ότι στη χρονική διάρκεια 300ns – 400ns γράφουμε σε δύο καταχωρητές του RF, αρχικά στον r7 και στη συνέχεια στον r28 δύο τιμές. Αργότερα, δίνοντας ως address οποιεσδήποτε άλλες τιμές εκτός από τις παραπάνω, οι έξοδοι Dout1, Dout2 μηδενίζονται. Αντίθετα οι άλλοι δίνουν ως έξοδο την τιμή που εκχωρήσαμε επιβεβαιώνοντας την ορθή λειτουργία του κυκλώματός μας.