第1回輪講資料

4321 野秋 琳太郎 2025年5月23日

指導教員 宮田 尚起

1. はじめに

LED で光通信をして、「糸なし糸電話」 をやりたい. 産技祭にだして、稲毛研究室と 距離で競いたい.

方針 2.

図1のような構成で通信を行うことに した. LED の照度でアナログなデータを送 るのは難しいと考えたので,LED の点灯/消 灯でデジタルなデータを送ることにした.

デジタル通信には UART を使用する. 信 号線が1本でよく、TeraTerm などを利用すれ ばデバッグも容易なためである. midi など. 音を送る通信での採用例もある.

すことができる. よって, 受信側は入力のア ナログ信号を UART で送信, 送信側は受信 した UART を D-A コンバータからアナログ 信号として出力というように、適当なライブ ラリを利用すれば簡単に実装できる.




図 1. 光通信のブロック図

3. 分担

班で役割分担をした. その内容は以下 のとおりである. 輪講では、自分の分だけ進

捗を発表する.

- 瀬田: オーディオ入力.A-D 変換
- 本橋:LED を駆動
- 林 :LED, アンテナ
- 野秋:UART 受信,D-A 変換,オーディ オ出力

製作 4.

UART の受信,D-A 変換, オーディオ出 力には図2にある FPGA,Tang Primer 20k を使用する. 図3に示すとおり,Tang Primer ここで、光通信はホトカップラとして見做 20kの Dockには DAC とアンプがついてお り,外付けの回路を作らずに D-A 変換,オー ディオ出力ができる. よって、FPGA で作る べき回路は UART 受信,DAC 用のインター フェースである. 今週は UART の送受信回 路を System Verilog で書いた. 1文字の入 出力ができることを確認してある.



☑ 2. Tang Primer 20k




図 3. オーディオ入出力

```
module uart(
     input clock,
     input reset,
     input RxD,
     input [7:0] Tx_buffer,
     input enable_trig,
     output logic TxD,
     output logic [7:0] Rx_buffer
9);
10 //FPGAのクロック周波数/ボーレイト
parameter baud_div=27000000/115200;
12 //信号のハラのぶぶん
parameter valid=baud_div/2;
15 //マシンのステート
typedef enum logic [2:0]{
17 idle=3'b000,
18 strt=3'b001,
19 trns=3'b010,
20 mrgn=3'b011,
21 stop=3'b100
```

```
22 } uart_state;
23
_{24} //Tx_baud gen
25 reg [11:0] Tx_counter;
26 wire Tx_trig;
27 //uart Tx
28 uart_state Tx_state;
29 logic [2:0] Tx_bit_counter;
_{31} //Rx_baud gen
32 reg [11:0] Rx_counter;
33 wire Rx_trig;
34 wire Rx_valid;
^{35} //Rx_strt
36 logic Rx_prev;
37 wire Rx_strt;
38 //uart Rx
39 uart_state Rx_state;
40 logic [2:0] Rx_bit_counter;
41
_{42} //Tx_baud gen
43 always @(posedge clock or negedge reset) begin
       if(!reset)Tx_counter<=0;</pre>
44
       else begin
45
           Tx_counter <= (baud_div == Tx_counter)?(1'b0):(Tx_counter+1'b1);</pre>
46
           if(!enable_trig) Tx_counter <= 0;</pre>
47
       end
48
49 end
sign Tx_trig=(baud_div==Tx_counter)?(1):(0);
52
53 //uart Tx
  always @(posedge clock or negedge reset) begin
       if(!reset)begin
           Tx_state <= idle;</pre>
           Tx_bit_counter <= 0;</pre>
57
           TxD \le 1;
58
59
       end
       else begin
           case(Tx_state)
61
                idle:begin
62
                     TxD \le 1;
63
                     if(!enable_trig)Tx_state<=strt;</pre>
64
```

```
end
65
                strt:begin
66
                     TxD <= 0;
67
                     if(Tx_trig)begin
68
                          Tx_state <= trns;</pre>
                          Tx_bit_counter <=0;</pre>
70
                     end
71
                end
72
                trns:begin
73
                     TxD<=Tx_buffer[Tx_bit_counter];</pre>
                     if(Tx_trig)begin
75
                          Tx_bit_counter <= Tx_bit_counter +1 'b1;</pre>
76
                          if(Tx_bit_counter==3'b111) Tx_state<=stop;</pre>
77
                     end
78
                end
                stop:begin
80
                     TxD \le 1;
81
                     if (Tx_trig)Tx_state <= idle;</pre>
82
                 end
83
            endcase
       end
85
  end
86
87
  //Rx_baud gen
  //Rx_trig,Rx_valid
  always @(posedge clock or negedge reset) begin
       if(!reset)Rx_counter<=0;</pre>
91
       else Rx_counter <= (Rx_strt == 1 ||
           baud_div==Rx_counter)?(1'b0):(Rx_counter+1'b1);
  end
94
95 assign Rx_trig=(baud_div==Rx_counter)?(1):(0);
  assign Rx_valid=(valid==Rx_counter)?(1):(0);
97
  //Rx_strt
98
  always@(posedge clock or negedge reset)begin
       if(!reset) Rx_prev<=1;</pre>
100
       else Rx_prev<=RxD;</pre>
101
102 end
103
  //待機状態で,Rxの立下りエッジにいるときRx strt=1
  assign Rx_strt=(Rx_state==idle && Rx_prev==1 && RxD==0)?(1):(0);
106
```

```
107 //uart Rx
   always @(posedge clock or negedge reset) begin
108
        if(!reset)begin
109
             Rx_state <= idle;</pre>
110
             Rx_buffer<=0;</pre>
111
        end
112
        else begin
113
             case(Rx_state)
114
                  idle:if(Rx_strt)Rx_state<=strt;</pre>
115
                  strt:begin
116
                       if(Rx_trig)begin
117
                            Rx_state <= trns;</pre>
118
                            Rx_bit_counter <= 0;</pre>
119
                  end
120
                  end
121
                  trns:begin
122
                       //7はマジックナンバー,よくない
123
                       if(Rx_valid)begin
124
                            Rx_buffer[Rx_bit_counter] <= RxD;</pre>
125
                            Rx_bit_counter <= Rx_bit_counter +1 'b1;</pre>
126
                            if(Rx_bit_counter==7) Rx_state<=mrgn;</pre>
127
                       end
128
                  end
129
                  mrgn:if(Rx_trig)Rx_state<=stop;</pre>
130
                  stop:if(Rx_trig)Rx_state<=idle;</pre>
131
             endcase
132
        end
133
   end
134
   endmodule
```

5. 今後の定

D-A コンバータのインターフェースを 作って, 手元で確認ができるようにする.