



1. Praktikumstermin

Rechnerorganisation Praktikum WS23/24 | Architektur eingebetteter Systeme | Zweiwertige Logik, VHDL Einführung





Gliederung

Zweiwertige Logik

Einführung

Wahrheitstabellen

VHDL

Was ist das?

Hardware-Entwicklung

Entity & Architecture

Neunwertige Logik







Zweiwertige Logik: Einführung Einführung

- Basis: Aussagen, welche entweder wahr oder falsch sind.
- Verknüpfung der Aussagen zum Bilden weiterer Aussagen
- $-\overline{A}$ Invertierung, $A \wedge B$ Und-Verknüpfung, $A \vee B$ Oder-Verknüpfung

Beispiel

Es ist nass, wenn ich nicht schwitze und meine Haut feucht ist.

Es regnet, wenn Wolken am Himmel sind und es nass ist.

A = Wolken am Himmel

B = Ich schwitze

C = Haut ist feucht

X =Es ist nass

Y =Es regnet

 $X = \overline{B} \wedge C$

 $Y = A \wedge X$





Zweiwertige Logik: Wahrheitstabellen Wahrheitstabellen

- tabellarische Darstellung einer logischen Verknüpfung
- enthält den Wert der Aussage für **alle** Eingangskombinationen
- statt wahr und falsch wird meist abkürzend 1 und 0 verwendet

Beispiel

A	В	С	X	Υ
falsch	falsch	falsch	falsch	falsch
falsch	falsch	wahr	wahr	falsch
falsch	wahr	falsch	falsch	falsch
falsch	wahr	wahr	falsch	falsch
wahr	falsch	falsch	falsch	falsch
wahr	falsch	wahr	wahr	wahr
wahr	wahr	falsch	falsch	falsch
wahr	wahr	wahr	falsch	falsch

A =Wolken am Himmel

B = Ich schwitze

C =Haut ist feucht

X =Es ist nass

Y =Es regnet

 $X = \overline{B} \wedge C$

 $Y = A \wedge X$





Zweiwertige Logik: Wahrheitstabellen Wahrheitstabellen

- tabellarische Darstellung einer logischen Verknüpfung
- enthält den Wert der Aussage für **alle** Eingangskombinationen
- statt wahr und falsch wird meist abkürzend 1 und 0 verwendet

Beispiel

Α	В	С	X	Υ
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	1	1
1	1	0	0	0
1	1	1	0	0

A = Wolken am Himmel

B = Ich schwitze

C =Haut ist feucht

X =Es ist nass

Y =Es regnet

 $X = \overline{B} \wedge C$

 $Y = A \wedge X$

^{1.} Praktikumstermin | ROrg-Pr WS23/24 | Zweiwertige Logik, VHDL Einführung



Zweiwertige Logik: Wahrheitstabellen Ermitteln einer Formel

- Herleitung der Formel aus Wertetabelle
- der einfache Weg:
 - Betrachtung aller Eingänge für die Ausgabe wahr (1)
 - Aufstellen der Und-Verknüpfung für jede einzelne Zeile
 - \gg Eingangs-Variable = 0 \rightarrow Invertierung der Variable
 - Oder-Verknüpfung der Verknüpfungen der einzelnen Zeilen
 - » Und-Verknüpfungen werden immer zuerst ausgewertet

Beispiel

$$\begin{array}{c|ccccc}
A & B & Y \\
\hline
0 & 0 & 1 & \rightarrow \overline{A} \wedge \overline{B} \\
0 & 1 & 0 & \\
1 & 0 & 1 & \rightarrow A \wedge \overline{B} \\
1 & 1 & 1 & \rightarrow A \wedge B
\end{array}$$

$$\overline{A} \wedge \overline{B} \vee (A \wedge \overline{B}) \vee (A \wedge \overline{B}) \vee (A \wedge B)$$





VHDL: Was ist das? Hardwarebeschreibungssprachen

- Hardware Description Language (kurz: HDL)
- Formale Sprache zur
 - Beschreibung
 - Optimierung
 - und zum Testen

des Verhaltens integrierter Schaltungen


- VHDL: VHSIC Hardware Description Language
- VHSIC: Very High Speed Integrated Circuit
- VHSIC: Projekt des US-Verteidigungsministeriums in den 80ern
- seit 1987: IEEE standardisiert, erweitert 1993, 2002 und 2008
- weit verbreitet in Europa, in Amerika wird Verilog häufiger verwendet







VHDL: Hardware-Entwicklung Entwicklungszyklen



Im Rahmen dieses Praktikums beschäftigen wir uns *ausschließlich* mit den Schritten der Implementation und Simulation.





VHDL: Entity & Architecture **Definition**

Entity:

Definiert die Schnittstellen einer Zelle.

```
entity entity_name is
[generic (generic_list)] [port (port_list);]
entity_declarative_part
[begin
    passive_concurrent_statement]
end [entity] [entity name];
```

Architecture:

Definiert die Funktionalität einer Zelle.


```
architecture architecture_name of entity_name is
architecture_declarative_part
begin
all_concurrent_statements
end [architecture] [architecture_name];
```

Die Angabe der eckig geklammerten Parameter ist optional!






VHDL: Entity & Architecture am Beispiel: NOT-Gatter







VHDL: Entity & Architecture am Beispiel: OR-Gatter



а	b	у
0	0	0
0	1	1
1	0	1
1	1	1

```
library ieee;
use ieee.std_logic_1164.all;
entity or2 is
   port(a : in std_logic;
        b : in std_logic;
        y : out std_logic);
end or2;
architecture behavioral of or2 is
begin
   y <= a or b;
end behavioral;</pre>
```





VHDL: Neunwertige Logik Einbindung in VHDL

Die neunwertige Logik (auch multivalued logic, MVL9) ist kein Bestandteil von VHDL;
 deshalb muss die entsprechende IEEE-Bibliothek erst eingebunden werden:

```
library ieee;
use ieee.std_logic_1164.all;
```

- sie enthält:
 - Logiktypen

```
z.B.: std_logic, std_logic_vector, std_ulogic, std_ulogic_vector, ...
```

- logische Operatoren
 - z.B.: and, or, nand, nor, xor, xnor, not
- Konvertierungsfunktionen zwischen Typen
 - z.B.: to_bit, to_StdLogicVector, ...

