

Debix Audio Platform

Historique complet des patches kernel & SOF, chemins explorés, voies abandonnées

De la baseline V3.2.2 à la production V7.0

CIBLE MATÉRIELLE	NXP i.MX 8M Plus – board Debix Model AB
BASE LOGICIELLE	Yocto Project 5.0 Scarthgap · Linux 6.6.36 · SOF Zephyr v2.10.0
BRANCHE PROJET	feature/v7.0-multiband-drc-tap
ORIGINE PROJET	2025-Q4 (bring-up TAC5212 sur board L6.6.36-1.0.0)
PÉRIODE COUVERTE	2025-12 → 2026-05 (≈ 6 mois)
HEAD YOCTO-NXP-DEBIX	14c78ac9
HEAD SOF	4bea8e59d
DATE DU DOCUMENT	2026-05-13
AUTEUR	Michael Jouannigot · Electrosens

ont été abandonnées avec un verdict empirique. Il sert de référence projet et de mémoire institutionnelle pour les itérations futures.

Résumé exécutif

La plateforme audio Debix transforme une carte NXP i.MX 8M Plus standard en station de mastering audio embarquée temps réel : 26 entrées audio (8 mics DSP + 8 stems USB ASIO + 2 phone + 8 returns FX) mixées vers 18 sorties (8 DSP play + 8 ASIO + 2 phone), via un daemon C `mixer-pro` à latence ≈ 14 ms et une interface web servie sur LAN. Elle s'appuie sur 4 codecs Texas Instruments TAC5212 en TDM 8 canaux $\times$ 32 bits @ 48 kHz, un DSP HiFi4 dédié au traitement d'effets via Sound Open Firmware (SOF Zephyr), et un futur tap NPU pour mastering ML temps réel.

Le projet a démarré fin 2025 par le bring-up du codec TAC5212 absent upstream, et a traversé en 6 mois **7 phases majeures** (P0 bring-up $\rightarrow$ P1a console MVP $\rightarrow$ P1a.2 NPU tap $\rightarrow$ P1a.3 DSP architecture $\rightarrow$ V6.0 always-on archivé $\rightarrow$ V7.0 production). Le résultat actuel représente **21 patches actifs** (10 kernel Linux, 11 SOF firmware) et $\approx$ **30 chemins techniques explorés et abandonnés** avec leur verdict empirique documenté.

CATÉGORIE	TOTAL	DÉTAILS
Phases majeures projet	7	P0 bring-up · P1a console · P1a.2 NPU tap · P1a.3 DSP V5 · V6.0 always-on · V7.0 prod · doc consolidée
Patches kernel actifs	10	codec, DT scripts, machine driver, cfg fragments, module NPU tap
Patches SOF firmware actifs	11	SAI, IPC, dai-legacy, multiband_drc, drc, pipeline, topology
Chemins abandonnés	≈ 30	5 ALSA capture · 5 NPU tap · 3 components SOF · 5 SDMA AP2AP · 4 latence userspace · 8 misc
Recipes Yocto custom	8	mixer-pro, mixer-gui-http, tac5212-service, sof-firmware-custom, imx-audio-tap, snd-aloop-phone, usb-uac2-gadget, alsa-route-bridge
Commits yocto-nxp-debix	190	sur la branche feature/v7.0-multiband-drc-tap
Commits sof	≈ 30 spécifiques projet	sur fork github.com/Mjxkill/sof feature/v7.0-multiband-drc-tap

Latence acoustique finale mesurée : $\approx$ **14 ms côté mixer userspace**, $\approx$ **20 ms E2E** (incluant DMA + DAC). Le théorème de Little a démontré un **plancher physique 10 ms exact** sur SOF i.MX 8M Plus, plaçant la cible < 10 ms dans un futur sprint V8 de mixer DSP SOF natif.

Table des matières

1. Vue d'ensemble & chronologie complète

- 1.1 Frise des 7 phases du projet
- 1.2 Arbre de décisions clés
- 1.3 Conventions de branches

2. Phase 0 — Bring-up TAC5212 + SOF (2025-Q4 → 2026-01)

- 2.1 Driver TAC5212 ex nihilo
- 2.2 Intégration SOF première chaîne
- 2.3 Bug ASYNC -58 dBFS noise floor
- 2.4 tac-reset boot persistence

3. Phase 1a.1 — Console 8ch masterclass V2 → V4.2

- 3.1 7 itérations PHASE_1A_SPEC V2 → V2.6
- 3.2 V3 reset console + V4 MUXDEMUX
- 3.3 V4.2 GO MVP — premier son end-to-end

4. Phase 1a.2 — NPU tap (5 voies explorées)

- 4.1 V1.0 → V1.5 ALSA capture PCM (5 iter KO)
- 4.2 S1 SOF Probes upstream
- 4.3 Alt-A modification probe.c SOF
- 4.4 S6 mem_sink direct
- 4.5 V3.2.2 kernel module + DT carve (GO final)

5. Phase 1a.3 — DSP V5 architecture (5 itérations spec)

- 5.1 Spec V5 → V5.4.2 (puis revert)
- 5.2 SDRAM2 8 MB DSP-only carve
- 5.3 Composants SOF custom (deinterleave_8, mixer16, tee_1to2)
- 5.4 Itérations E1 → E5.d (NOK runtime)
- 5.5 E5.e.1 Option F++ — 1 strip IN ch1
- 5.6 E5.e.2 step1 pivot 1-comp-8ch
- 5.7 E5.e.2 D3 DRC multi-config per-channel
- 5.8 E6.a matrix 16×8 + pipeline guard

6. V6.0 — Always-on DAI-to-DAI (archivé)

- 6.1 Concept always-on no-host
- 6.2 Patches kernel K0 → K5
- 6.3 Bug SAI_OFS=8 i.MX 8M Plus

6.4 Décision archivage

7. V7.0 — Production courante (E0 → E7.7)

7.1 E0 baseline + audit kernel

7.2 E1 → E3 topology simplifiée

7.3 E4 → E5 NPU dual-tap

7.4 E6.a → E6.h mixer-pro + ring SPSC

7.5 E6.i → E6.l 4 tentatives < 10 ms (KO)

7.6 E7 → E7.7 GUI HTTP + effets + analyseur

8. Inventaire patches kernel Linux actifs

9. Inventaire patches SOF firmware actifs


10. Synthèse chemins abandonnés

11. Leçons apprises & règles projet


12. Index commits référencés

1. Vue d'ensemble & chronologie complète

1.1 Frise des 7 phases du projet



1.2 Arbre de décisions clés



1.3 Conventions de branches & tags

REPO	BRANCHE PROD	BRANCHES ARCHIVÉES
Mjxkill/yocto-nxp-debix	feature/v7.0-multiband-drc-tap	feature/audio-platform-v2 (fork avant E0), feature/v6-always-on-async (V6.0)
Mjxkill/sof	feature/v7.0-multiband-drc-tap	idem

Chaque étape produit un commit dédié `V<x>-E<y>` et une fiche de test `TESTS_V<x>_E<y>.md`. Les commits portant `GO` sont validés par test utilisateur board.

2. Phase 0 — Bring-up TAC5212 + SOF

2025-11 → 2026-01

Phase initiale : la carte Debix Model AB n'avait aucun driver TAC5212 upstream et SOF n'avait jamais bound un TAC5212. 12 commits incrémentaux ont amené la chaîne audio à son premier "premier son" puis au full-duplex 8 canaux clean.

2.1 Driver TAC5212 ex nihilo

Le TAC5212 (Texas Instruments stéréo ADC/DAC, TDM master/slave, I²C-paged) n'existe nulle part dans le mainline Linux. Le projet ajoute un driver complet (~1500 lignes).

COMMIT	APPORT
307a72d8	Squelette driver + SAI7 config initiale
77cdb084	Full-duplex capture fixes (RX/TX synchronisation)
4dc42f65	Alignement TDM slots + finalisation config registres
5795a2d8	Revert dsp_b mode + retrait 192 kHz (44.1/48 kHz seulement)
cbf00ed5	RX_OFFSET=1 + SOF firmware initial + DSP node DT
92dea036	Analog default + PDM mux préservation + premier tac-reset.sh

2.2 Intégration SOF première chaîne

Boot SOF sur le HiFi4 DSP et binding avec le SAI7 / TAC5212.

COMMIT	APPORT
dc7f2010	Configure DSP node DT pour SOF firmware boot
995192e0	SOF topology initiale pour SAI7 TDM-8 TAC5212
452e7601	WIP : DAI SAI7 connecté, binding PCM en progress
3edf372f	Sound card tac5212-tdm apparaît dans ALSA
41cae6a4	SOF audio data in FIFO : clock gates + RX consumer fix
e93d1f6a	SOF 8-channel audio capture working through HiFi4 DSP ! (première étape "premier son")

2.3 Bug ASYNC -58 dBFS noise floor

SYMPTÔME Après le premier audio fonctionnel, le bruit de fond mesurait **-58 dBFS** au lieu du -120 dBFS attendu pour un TAC5212 24-bit en TDM async. Investigation longue, plusieurs hypothèses écartées (FFCONT, FCONT, clock gating, FRDE timing).

Cause identifiée : timing mismatch en mode SOF SYNC sur le SAI7 TDM async (Master TAC vs slave SOF). Le polling continu côté SOF amplifiait des transitions de bit clock incorrectes lors du re-sync.

Fix (commit `25d11fea`) : firmware SOF custom configuré en mode **ASYNC + continuous clock**. Le BCLK reste actif en permanence, le DSP ne ré-acquiert plus la sync à chaque hw_start.

VERDICT Noise floor passe à **-121 dBFS**, identique au niveau intrinsèque du TAC5212. Validé par mesure RTA + listening test.

2.4 tac-reset boot persistence

Le TAC5212 nécessite une séquence de reset i²c spécifique au boot (write register `0x01 = 0x01` dans P0, attendre 50 ms, etc.) sinon les samples ADC sont strictement à zéro. Mémoire critic `tac_reset_required_after_boot.md` .

COMMIT	APPORT
<code>2196b864</code>	FCONT inscrit dans kernel + clear erreurs dans tac-reset
<code>124dfe38</code>	Auto-init TAC5212 au boot — <code>tac-reset.service</code> dans <code>tac5212-service</code> recipe systemd
<code>12121454</code>	Remove <code>tac5212 mute_stream</code> — fix duplex volume drop

Phase 0 terminée : board boot autonomously, 8 canaux capture + 8 canaux playback opérationnels, noise floor -121 dBFS, tac-reset persistant.

3. Phase 1a.1 — Console 8ch masterclass V2 → V4.2

2026-02 → 2026-03

Objectif : construire la console de mixage masterclass — 8 entrées mics avec EQ par voie + 4 bus FX + master stéréo. 14 itérations de spec dans [PHASE_1A_SPEC](#) avec investigations critic à chaque version.

3.1 7 itérations PHASE_1A_SPEC V2 → V2.6

VERSION	COMMIT DOC	FINDINGS
V2	f37e3788	5 bugs critiques + hardening
V2.1	e66d9c60	Fix C1/C2/C3 + H1/H2/H3
V2.2	30096be5	Fix 7 bugs m4 du squelette V2.1
V2.3	a87861e7	Fix 3 bugs L1/L2/L3 + polish
V2.4	09f94c02	Fix K1/K2/K3 cross-pipeline routing via MUXDEMUX
V2.5	210788d2	Fix K6/K7/K8 squelette demux
V2.6	8eac663c	Fix ROUTE_MATRIX pipeline_id + compile OK

3.2 V3 reset console + V4 MUXDEMUX

VERSION	COMMIT DOC	APPORT
V3	aa22e233	Reset console 8ch end-to-end — repart de zéro après V2.6
V4	5b7495d7	Intègre findings investigation V3 → architecture stabilisée
V4.1	083cfbc7	Corrige bugs V4 identifiés par investigation
V4.2	9532d649	GO Phase 1a.1 MVP — micro-fixes + son end-to-end OK

3.3 V4.2 GO MVP — premier son end-to-end

Commits SOF côté firmware :

2e7960248	Topology Phase 1a.1 MVP V4.2 — TAC5212 console 8ch end-to-end
778740b68	Fix T4 duplex — period 1 ms → 2 ms (latence cap+play stable)
f5e4bea34	Topology masterlite Phase 1a — mbdrc + pga + drc + muxdemux tap

Architecture livrée : 8 strips IN avec [EQ_IIR](#) → [MULTIBAND_DRC](#) → [PGA](#) , MUXDEMUX cross-pipeline pour les sends, 8 strips OUT play. Latence E2E 2 ms par period × 4 periods = 8 ms ALSA.

4. Phase 1a.2 — NPU tap : 5 voies explorées

2026-03 → 2026-04

Phase la plus contentieuse du projet. L'objectif central **tap audio post-effets vers NPU** (mastering ML en boucle fermée) a buté sur 4 voies bloquées avant la solution finale. Mémoire critic

`phase_1a2_history.md` capitalise les blocages.

4.1 V1.0 → V1.5 — ALSA capture PCM additionnel

Tentative : exposer le tap comme un 3e PCM ALSA capture sur la même sound card, alimenté par cross-pipeline MUXDEMUX → BE DAI dummy.

VERSION	COMMIT DOC	APPROCHE
V1.0	<code>b73f0f07</code>	HP_Monitor post-effets OUT via MUXDEMUX cross-pipeline
V1.1	<code>2c806f07</code>	Corrige bugs V1 identifiés par investigation
V1.2	<code>71028634</code>	Fix bug ordre m4 identifié par worker gemini
V1.5_glm	<code>8fd0bf72</code>	Option A m4-only (worker glm candidate)
V1.5	<code>e6744fa8</code>	Patch DT <code>snd-soc-dummy</code> BE DAI + topology PIPE 7 autonome

KO MULTI-BLOPAGE

- **IPC3 trigger -22 EINVAL** : asymétrie `pipeline_comp_prepare` (filtre direction) vs `pipeline_comp_trigger` (filtre sched)
- **Kernel ASoC DPCM** : `dpcm_end_walk_at_be()` rejette les widgets autres que `dai_in/dai_out/aif_in/aif_out`
- **simple-audio-card** ne supporte pas DPCM dummy BE (`snd-soc-dummy` sans binding DT)
- Patch DT + machine driver custom requis, mais cumul de blockers → ROI négatif

4.2 S1 — SOF Probes upstream

Tentative : utiliser le mécanisme SOF Probes upstream pour exposer le tap via `/dev/snd/comprC?D?` + debugfs `probe_points`.

Patches additifs kernel (`005047ee`) :

- `imx-probes.c` : ~95 lignes, host_ops minimaux
- Ajout entrée `snd_sof.imx-probes` dans `sof_probes_client_id_table`
- `CONFIG_SND_SOC_SOF_DEBUG_PROBES=y` via cfg fragment
- Module `snd-sof-probes` avec option `enable=1`

PARTIEL Côté kernel : déployé et fonctionnel — card 4 sofprobes + `/dev/snd/comprC4D0` visibles, V4.2 PCM intacte. Côté extraction : latence trop élevée pour un mastering live en boucle fermée (le sof probe consumer ne tient pas 48 kHz steady).

4.3 Alt-A — modification probe.c SOF

Tentative : modifier `sof/src/probe/probe.c` + `sof/src/ipc/ipc3/handler.c` + `sof/src/include/{ipc/header.h,ipc3/probe.h,sof/probe/probe.h}` pour ajouter une extraction custom plus rapide.

REVERTED Conflit avec d'autres patches IPC3 et avec le composant `probe` upstream. Pression de maintenance trop élevée. Toutes les mods ont été reverted (`git checkout sof/`).

4.4 S6 — mem_sink direct via reserved-memory

Tentative : nouveau composant SOF `mem_sink` qui pousse directement les samples dans une zone reserved-memory partagée DSP↔A53, court-circuitant ALSA et SOF Probes.

TROP INTRUSIF Nécessite : nouveau composant SOF + nouveau type IPC + patch host_ops + bindings DT. Surface de patch SOF trop large pour un projet custom qui doit rester rebasable sur SOF upstream stable.

4.5 V3.2.2 — kernel module + DT carve (GO final)

Solution finale : exposer le tap au userspace via un module kernel out-of-tree `imx-audio-tap` qui mappe une zone reserved-memory, et un hook firmware SOF minimal qui écrit les samples dans cette zone.

COMMIT	APPORT
<code>b083331d</code>	J2 V3.2.2 NPU tap kernel module + DT carve (recipe <code>meta-local/recipes-kernel/imx-audio-tap/</code>)
<code>b71e9f33</code>	imx-audio-tap : fix sysfs phys_addr/size + Makefile KERNEL_SRC Yocto
<code>61fcb2e7d</code>	SOF — audio/dai-legacy : V3.2.2 NPU tap hook (capture post-DRC vers DRAM partagée DSP↔A53)
<code>9f6f70a21</code>	SOF — guard defensive <code>period_bytes==0</code> dans init
<code>8054f6fd</code>	J3 userspace consumer <code>npu_tap_reader.c</code> (mmap + WAV dump)
<code>c1bcc16e</code>	apply-npu-tap-dt.py : rewrite using DT overrides (no SoC dtsi edit)

GO 2026-05-11 1.22 MB/s mesuré sur le tap, latence ajoutée < 50 µs, V4.2 audio intact, 8 investigations critic GO 6/6. Mémoire `npu_tap_v1_proposal.md` .

5. Phase 1a.3 — DSP V5 architecture (8 strips IN + matrix 16×8)

2026-04

Phase d'architecture DSP : passer du MVP 8 mics console à une vraie architecture mastering avec matrix de routing, returns FX, et strips OUT indépendants. 5 itérations de spec + 9 itérations de tests SOF.

5.1 Itérations spec V5 → V5.4.2

VERSION	COMMIT DOC	INVESTIGATION CRITIC
V5	19101cd3	Spec channel strips ×8 + matrix 8×16 + SDRAM2 128 MB
V5.1	8f2765f5	+13 corrections (job ef3c1ede)
V5.2	2543c087	Architecture figée 8 strips IN + matrix 16×8 + 8 strips OUT + ASIO 8/8
V5.3	329fe804	+4 corrections (job 6b1216e2)
V5.4	1f5dd3af	+ corrections issues V5.3 (job de3e0184)
V5.4.1	6713215d	+7 ajustements + risques R-K à R-V (investigation GO 6/6 65d71d8c)
V5.4.2	d7cbdbf0	DMA-driven only (suppression TIMER)
V5.4.2 revert	31f6690e	REVERTED — V3.2.2 utilise déjà TIMER avec succès

5.2 SDRAM2 8 MB DSP-only carve

Pour la matrix 16×8 + buffers per-strip, besoin d'une zone mémoire exclusive DSP non visible Linux. Carve [no-map](#) à 0xA0000000 + WT cache region 5 pour cohérence.

c829807b5	SOF — imx8m E0.5 : SDRAM2 8 MB DSP-only carve-out + WT cache region 5
094583398	SOF — E0.7 : C14 MODULE_MAX_SOURCES + C21 PLATFORM_MAX_STREAMS 8→16
f5d94dba	linux-imx : E0.5.b apply-sdram2-dt.py + bbappend

5.3 Composants SOF custom (deinterleave_8, mixer16, tee_1to2)

Tentative ambitieuse : ajouter 3 composants audio custom au firmware SOF pour gérer la matrix 16×8 nativement.

COMMIT SOF	COMPOSANT
fbf0269b6	E1 — skeleton tee_1to2 + mixer16 + interleave_8
04eadda17	E2 — mixer16 mix loop + bytes blob 512 B + interleave_8 process
ebcd4d268	E3.a — m4 widgets tee_1to2/mixer16/interleave_8 + compile test
6f166d00a	E3.c — pipe-tee-volume-playback + topology fonctionnelle test
710bb72f5	E4 — NEW comp deinterleave_8 (1×8ch → 8 mono)
a3dee1137	E5.a — pipe-deinterleave-interleave-capture (round-trip)
a54247599	E5.d — deinterleave_8/interleave_8/tee_1to2 trigger overrun + prepare channel override

KO PROGRESSIF

- E5.a — round-trip deinterleave + interleave : NOK runtime (commit [6bbca80f](#) fiche test)
- E5.b.1 — quick-fix buffers 8ch : NOK runtime ([acbb046f](#))
- E5.c.1 — multi-pipelines cross-buffer : NOK runtime ([54f6cd35](#))
- E5.d — passthrough 8ch deinterleave/interleave OK ([021b8552](#)) **mais** ne se branche pas avec les autres composants

Verdict : les 3 composants custom **fonctionnent en isolation** mais ne s'intègrent pas dans le graph SOF complet à cause de trigger overrun et de problèmes de scheduling cross-pipeline. Approche abandonnée au profit du pivot 1-comp-8ch.

5.4 E5.e.1 — Option F++ : 1 strip IN ch1 + bypass

Pivot tactique : valider la chaîne complète d'effets **sur une seule voie** avant de la généraliser. Pipeline test : [eq_iir](#) → [drc](#) → [pga_L](#) → [pga_R](#) sur ch1 uniquement.

59e3d3c1e	SOF topology — V5.4.1 E5.e.1 : 1 strip IN ch1
7499505ec	SOF audio — preserve_channels pour branched mono buffers
e22d969d	Fiche test : GO board "loopback-c très bon" 2026-05-01

5.5 E5.e.2 step1 — Pivot architecture 1-comp-8ch

PIVOT STRATÉGIQUE Plutôt que 8 instances de chaque composant (8 × eq_iir + 8 × drc + ...), utiliser **1 instance multi-channel** de chaque composant (1 × eq_iir 8 ch + 1 × drc 8 ch + ...). Réduction massive du nombre de widgets dans le graph SOF, scheduling simplifié, mémoire réduite.

9cf6fa257	SOF topology — V5.4.1 E5.e.2 : 1-comp-8ch native pipe (architecture pivot)
8189ffb5	Fiche test : GO board "super son" 2026-05-01

5.6 E5.e.2 D3 — DRC multi-config per-channel

Avec le pivot 1-comp-8ch, le DRC mono doit pouvoir appliquer des paramètres DIFFÉRENTS par canal. Patch SOF du composant DRC : détection runtime de N sets de `sof_drc_params` dans le blob (taille du blob - header / sizeof(params)), application `params[ch]` par canal avec clamping.

ea984a266

SOF audio — drc multi-config per-channel (V5.4.1 E5.e.2 D3)

9d241291

Fiche test : **GO board "c'est ok" 2026-05-01**

Back-compat strict : si `params_per_band == 1`, comportement legacy préservé (existing topologies continuent à fonctionner sans modification).

5.7 E6.a — Matrix 16×8 PIPE 2 play + pipeline copy guard

Avec D3 validé, généralisation à la matrix 16×8 pour PIPE 2 play. Multi-fanout intra-pipeline introduit une explosion combinatoire dans `pipeline_comp_copy` walk-récursif → glitch audible.

0580b5f14

SOF audio — pipeline_comp_copy re-entry guard (flag de séquence par composant)

3dd5bbb17

SOF topology — V5.4.1 E6.a : matrix 16×8 playback

46b37516

Fiche test : **GO board "le son est bon" 2026-05-02**

6. V6.0 — Always-on DAI-to-DAI (archivé)

2026-05-08 archivé

Branche `feature/v6-always-on-async`. Concept : DSP toujours actif sans host PCM client, exposant un flux DAI-to-DAI direct pour le NPU et les sorties XLR, avec USB ASIO et console comme clients secondaires.

6.1 Concept always-on

Motivation : permettre le tap NPU et la sortie XLR **sans nécessiter un client userspace** (arecord/aplay). Le DSP démarre au boot et tourne en continu.

6.2 Patches kernel K0 → K5

PATCH	COMMIT	EFFET
K0	<code>7db34a5d</code> bundle	<code>fsl_sai</code> async clock + continuous BCLK
K2		SOF IPC3 force-start sans PCM client
K4		Skip waiting host trigger pour <code>sched_comp</code>
K5		Extension struct IPC pour passer rate/ch/fmt/dir on PRE_START
K1 hook		Warn-not-fail sur PIPE_TRIGGER (<code>ac929d80</code>)
K5 extend	<code>14f6dcbf</code>	Send rate/ch/fmt/dir on PRE_START

6.3 Bug SAI_OFS=8 sur i.MX 8M Plus

DIAGNOSTIC CRITIQUE Pendant l'investigation V6.0 E1 (SAI7 underflow permanent), découverte d'un bug majeur dans les diags : sur i.MX 8M Plus, **tous les offsets registres SAI sont décalés de +8 bytes** (TCR4=0x08, TCR4=0x18, RCSR=0x88...). Les diags lisaient TCR2 au lieu de TCR4, et SAI5 au lieu de SAI7 (bug d'adresse de base).

<code>a1e24059c</code>	SOF — diag V6.0 SAI7 underflow root cause identified
<code>314411eb6</code>	SOF — fix SAI base address (was reading SAI5 instead of SAI7)
<code>a7d4eff36</code>	SOF — fix SAI_OFS=8 in MMIO direct reads (handler + pipeline-stream)
<code>e328eb7d</code>	fiche TESTS_V6.0_E1 — fix offset SAI_OFS + per-channel diag, sched_comp bug identified

Mémoires critic résultantes : `sof_sai_ofs_imx8mp.md`, `feedback_no_hardcoded_mmio.md`.

6.4 Décision archivage

ARCHIVE 2026-05-08 Après les fix SAI_OFS, le sched_comp ne tournait toujours pas correctement sans host trigger. Cumul des risques (patch kernel invasif K0-K5, dépendance fragile au scheduling SOF interne, ROI faible face à V7.0) → archivage de la branche au profit de V7.0 (architecture DSP indépendant classique avec mixer-pro userspace). La branche `feature/v6-always-on-async` reste pour archive et ré-activable si SOF upstream introduit un support no-host natif.

7. V7.0 — Production courante (E0 → E7.7)

2026-05-09 → 2026-05-13

Phase courante. Architecture finale livrée : DSP indépendant "classique" (PCM cap/play host attendus) + mixer-pro daemon userspace RT 26 in × 18 out + GUI HTTP. 22 étapes de E0 à E7.7.

7.1 E0 — Baseline + audit kernel

1053aad6 doc V7.0 architecture — DSP indépendant + NPU dual-tap (master reference)

91194f59 meta-local — retrait `apply-v6-always-on.py`

eacf6c20 fiche E0 — baseline E6.a + audit kernel/driver TAC + retrait V6.0

7.2 E1 → E3 — Topology simplifiée

Retrait des composants custom mixer16 / deinterleave_8 / interleave_8 (qui ne se branchaient pas), remplacement par `multiband_drc 8ch multi-config` + PGA per-strip.

7440b3c21 SOF audio — multiband_drc per-channel params (back-compat ABI)

5eafab230 SOF audio — multiband_drc 8ch blob infrastructure

dfe9b2497 SOF topology — V7.0-E1 simplify play pipeline + custom 8ch passthrough macro

75635305e SOF topology — V7.0-E3 strips OUT play 8ch (multiband_drc + pga + drc-limiter)

a535405ca SOF topology — V7.0-E3 final (drc retiré après diag tic tic)

7.3 E4 — E5 NPU dual-tap

Refactor V3.2.2 NPU tap en dual-tap (tap-IN brut + tap-OUT post-FX), multi-instance via prop DT `device-name`.

6ee842c67 SOF audio/dai-legacy + npu_tap : V7.0-E4 NPU dual-tap firmware hook

d2a9808f meta-local + ARCHI — E4 dual-tap kernel side

ae7128fa tests + ARCHI — E5 GO : modulation PGA Strip1 -40 dB visible sur tap-out

7.4 E6.a → E6.h — mixer-pro userspace + ring SPSC

Construction du daemon C `mixer-pro` qui consomme/produit les 3 paires de PCMs (DSP TAC5212, UAC2 gadget, Phone aloop) et implémente la matrix de mixage 26 in × 18 out + 4 bus FX stéréo.

SPRINT	APPORT	LATENCE
E6.a	USB UAC2 8×8 gadget configs + systemd	—
E6.b	Phone 2×2 snd-aloop simulé (pas de modem hardware)	—
E6.c	Routing ALSA paire-à-paire (alsa-route-bridge déclaratif)	—
E6.d MVP	mixer-pro daemon C — 26 in × 18 out + socket JSON	8 ms ALSA
E6.e MVP	4 effets natifs C (compressor/reverb/delay/EQ) + vtable + set_fx_param	—
E6.f Diag	Profiling <code>clock_gettime</code> exposé via <code>get_state</code> — hotspot = ALSA, pas les effets (mix 4 effets = 473 µs / 24 % budget)	diag
E6.g	Refactor 2-thread cap+mix / play + ring SPSC 32 périodes — retrait <code>snd_pcm_link</code>	~66 ms E2E (ring 58 ms)
E6.h	Optim ring : <code>nanosleep</code> → eventfd + ring 32 → 8 périodes	14 ms mixer / 20 ms E2E (baseline finale)

7.5 E6.i → E6.l — 4 tentatives < 10 ms (toutes KO)

Voir Section 10 §10.3 pour le détail empirique. Conclusion : plancher physique 10 ms (théorème de Little), cible reportée à V8.

7.6 E7 → E7.7 — GUI HTTP + effets + analyseur + reproductibilité

ÉTAPE	COMMIT	APPORT
E7	<code>079d3ddb</code>	Daemon mixer-gui-http (libmicrohttpd) + frontend Alpine.js + Tailwind CDN
E7.1	<code>d055b946</code>	Peak meters + SSE streaming 30 Hz chunked callback
E7.2	<code>e3f3d7f6</code> + <code>4bea8e59d</code>	UI Apple-class glassmorphism + SAI TX FIFO alignment fix SOF
E7.3	<code>edf6dd50</code> + <code>0d0f844f</code>	Sidebar detail per-strip + ALSA kcontrols proxy + FX bus panels complets
E7.4	<code>13379c88</code> à <code>45e6592b</code>	24 biquads × 4 TACs + 6 paged-blobs + Phase B DRC editor + crossover éditable + layout 2-col + sidebar tabs + tac-reset systemd
E7.5	<code>4f4e4d0b</code> + <code>4124f97f</code>	4 analyzer taps FFT radix-2 1024 inline + goniomètre stéréo
E7.6	<code>18aa700e</code> + <code>0d7372e8</code>	Documentation consolidée + roadmap ARCHI
E7.7	<code>0216bd71</code> + <code>87f71fd1</code> + <code>6511f273</code>	Returns to tags + R1..R8 clickable fix + recipe sof-firmware-custom reproductibilité

8. Inventaire patches kernel Linux — code & rationale

Cette section détaille chaque patch kernel actif appliqué au-dessus de `linux-imx 6.6.36-2.2.0` (NXP L6.12.3 release). Pour chaque patch : ce que le code fait exactement, et la raison empirique ou de conception qui a motivé sa création. Les patches sont déclarés dans `meta-local/recipes-kernel/linux/linux-imx_%.bbappend` et appliqués en deux phases : `do_patch:prepend` (sources copiées, Kconfig/Makefile sed) puis `do_patch:append` (scripts Python qui éditent le DTS et certains fichiers C).

8.1 Patch `0001-imx8mp-evk-audio-mipi.patch`

TYPE Patch unifié appliqué directement par `SRC_URI += "file://..."`

CIBLE `arch/arm64/boot/dts/freescale/imx8mp-evk.dts`

PHASE Phase 0 — bring-up board

CE QUE LE PATCH FAIT

- Réassigne la GPIO de détection casque : `&gpio4 29` (référence NXP EVK) → `&gpio2 29` `GPIO_ACTIVE_LOW` (câblage Debix Model AB).
- Ajoute deux nœuds **SPDIF** dummy : `spdif_dir` (récepteur, compatible `linux,spdif-dir`) et `spdif_dit` (émetteur, compatible `linux,spdif-dit`), tous deux avec `#sound-dai-cells = <0>`.
- Ajuste quelques widgets de la sound-card par défaut (commentaires audio-widgets/audio-routing).

POURQUOI

Le DTS NXP EVK référence des GPIOs qui n'existent pas sur le câblage réel de la Debix Model AB. Sans cette correction, le kernel panic au boot sur la sound-card par défaut (`jack detection IRQ` sans GPIO valide). Les nœuds SPDIF sont ajoutés pour pouvoir tester ces lignes matérielles plus tard ; ils n'ont aucun effet sur les TDM TAC5212.

NOTE Les patches `0002-add-tac5212-codec-driver.patch` et `0003-imx8mp-evk-tac5212-tdm.patch` sont des stubs historiques laissés dans le repo mais **désactivés** dans le `SRC_URI` — ils ont été superseded par `do_patch:prepend` (copie de `tac5212.c`) et `apply-tac5212-dt.py` respectivement, parce qu'un patch unifié sur un DTS qui change à chaque version de kernel cassait à chaque rebase.

8.2 Config fragments `.cfg`

FICHIER	LIGNES	EFFET
<code>spdif.cfg</code>	<pre> CONFIG_S ND_SOC_S PDIF=y CONFIG_S ND_SOC_S PDIF_RX= y CONFIG_S ND_SOC_S PDIF_DIR =y </pre>	Active les drivers ALSA SPDIF DIT/DIR built-in (pas modules), nécessaires pour les nœuds <code>spdif_dir/dit</code> ajoutés au DTS
<code>disable-at24.cfg</code>	<pre> # CONFIG_E EPROM_AT 24 is not set </pre>	Désactive le driver EEPROM générique AT24 qui sondait l'adresse 0x50 sur i2c3 — adresse occupée par TAC5212 #0. Sans ce désactivement, le probing AT24 lock l'I ² C bus avant que tac5212 ait sa chance et tous les TACs voient un NACK initial.
<code>tac5212.cfg</code>	<pre> CONFIG_S ND_SOC_T AC5212=m </pre>	Active le driver codec en module loadable. Surchargé par <code>do_configure:append</code> qui force la valeur au cas où la merge config la fait sauter.
<code>sof-imx-probes.cfg</code>	<pre> CONFIG_S ND_SOC_S OF_IMX_P ROBES=m </pre>	Active le module SOF Probes (mécanisme upstream d'extraction de buffer audio depuis le DSP). Ajouté pendant la phase NPU tap (voie S1) — conservé inactif mais buildable pour future réutilisation diagnostic.

8.3 Script `apply-tac5212-dt.py`

TYPE Edit Python sur DTS (do_patch:append)

CIBLE `arch/arm64/boot/dts/freescale/imx8mp-evk.dts`

PHASE Phase 0 puis V7.0-E7.4.b (pivot simple-card → imx-card)

CE QUE LE SCRIPT FAIT

1. Supprime le nœud `spdif_dit` (sera remplacé par la sound-card TAC).
2. Remplace tout le bloc `sound-dac-out` du DTS par une sound-card `fsl,imx-audio-card` (modèle `tac5212-tdm`) avec 4 DAI links TDM, un par TAC.
3. Configure les 4 codecs TAC5212 sur `&i2c3` aux adresses `0x50`, `0x51`, `0x52`, `0x53` (sélection par strap A0/A1 hardware).

4. Déclare le régulateur `tac5212_avdd` (3V3) et le GPIO de reset commun aux 4 TACs.
5. Pour chaque DAI link : `dai-format = "dsp_a"` (TDM slot-based, edge-triggered FSYNC), `bitclock-master` et `frame-master` côté SAI (= TX master, voir mémoire `feedback_tx_master_drives_all.md`), `dai-tdm-slot-num = <8>`, `dai-tdm-slot-width = <32>`.

POURQUOI

Le DTS NXP par défaut configure une sound-card simple-audio-card mono-codec (un seul WM8962 ou wm8960). La board Debix porte 4 codecs TAC5212 sur un même bus TDM SAI7 — il faut une sound-card capable de binder N codecs sur 1 DAI link. `simple-audio-card` ne le permet pas ; `fsl,imx-audio-card` (driver `imx-card.c`) le permet via `snd_soc_of_get_dai_link_codecs()`. Pivot E7.4.b : on a d'abord tenté de patcher `simple-card.c` pour ajouter le multi-codec support (`apply-simple-card-multicodec.py`, encore présent comme stub désactivé), mais `imx-card.c` offre la même fonctionnalité out-of-the-box et est mieux maintenu côté NXP.

8.4 Script `apply-imx-card-linkid.py`

TYPE Edit Python sur C (do_patch:append)
CIBLE `sound/soc/fsl/imx-card.c`
PHASE V7.0-E7.4.b — pivot multi-codec

CE QUE LE SCRIPT FAIT

Une seule ligne neutralisée, sentinelle anti-double-application :

```
// AVANT
link->platforms->of_node = link->cpus->of_node;
link->id = args.args[0];

// APRÈS
link->platforms->of_node = link->cpus->of_node;
/* V7.0-E7.4.b imx-card link_id : do NOT use args.args[0] as link->id.
 * SOF topology link_id is a sequential ASoC index (0,1,2...),
 * independent of the DSP DAI index from cpu sound-dai. Leaving
 * link->id at its default 0/sequential allocation matches the
 * convention used by simple-card and by SOF tplg files like
 * sof-imx8mp-tac5212.tplg (DAI_CONFIG(SAI, 7, 0, tac5212-hifi)).
 */
/* link->id = args.args[0]; */
```

POURQUOI

`imx-card.c` force `link->id = args.args[0]` où `args.args[0]` est l'index DSP DAI extrait du DT (ex. `<dsp 1>` → 1). Mais les fichiers SOF tplg utilisent `link_id` comme un identifiant ASoC séquentiel (0,1,2...) indépendant de l'index DSP DAI : la topology `sof-imx8mp-tac5212.tplg` déclare `DAI_CONFIG(SAI, 7, 0, ...)` donc attend `link_id == 0`. Sans ce patch, `snd_soc_find_dai_link()` échoue avec :

```
ASoC: physical link tac5212-hifi (id 1) not exist
ASoC: topology: could not load header: -22
imx-card: probe of sof-sound-tac5212 failed with error -22
```

`simple-card.c` ne touche pas `link->id` (lissé à 0 par `devm_kzalloc`), ce qui est la convention SOF tplt. On aligne `imx-card.c` sur cette convention.

8.5 Script `apply-npu-tap-dt.py`

TYPE Edit Python sur DTS (do_patch:append)
CIBLE `imx8mp-evk.dts` overlays
PHASE V3.2.2 puis étendu V7.0-E4 (dual-tap)

CE QUE LE SCRIPT FAIT

1. **Reclaim 512 KB** sur le carve-out `&dsp_reserved_heap` (taille passe de `0xef0000` à `0xe70000`) pour libérer l'espace nécessaire à 2 zones de 256 KB.
2. Ajoute le carve **tap_in_buffer** @ `0x94270000` (256 KB, `no-map`) : ring buffer pour le signal capture brut SAI7 RX (post-DAI cap, pré-DSP effects).
3. Ajoute le carve **tap_out_buffer** @ `0x942B0000` (256 KB, `no-map`) : ring buffer pour le signal playback post-effets (pré-DAI TX), conserve l'adresse historique V3.2.2.
4. Ajoute 2 nœuds `imx_audio_tap_in` et `imx_audio_tap_out` (compatible `electrosens,imx-audio-tap`, propriété `memory-region` pointant vers le carve associé, `device-name = "imx-audio-tap-in" / "imx-audio-tap-out"`).

POURQUOI

Le NPU doit avoir accès à 2 streams audio distincts dans la chaîne : le *raw input* (avant que le DSP applique les effets, pour détecteurs ML basés voix brute) et le *processed output* (après effets, pour mastering/loudness ML). C'est l'extension naturelle du V3.2.2 mono-tap (playback seul). Le choix d'adresses `no-map` juste avant `vdev0vring0` dans le layout DSP garantit zero overlap avec ce que le DSP alloue dynamiquement via SOF MEMORY{} blocks.

8.6 Script `apply-sdram2-dt.py`

TYPE Edit Python sur DTS (do_patch:append)
CIBLE `imx8mp-evk.dts` overlays
PHASE V5.4.1 — DSP architecture matrix 16×8

CE QUE LE SCRIPT FAIT

1. Ajoute le carve **sdram2_reserved** @ `0xA0000000` (8 MB, `no-map`) dans `&{/reserved-memory}`.
2. Concatène `&sdram2_reserved` au tableau `memory-region` du nœud `dsp@3b6e8000`, ce qui ajoute cette plage à la table de translation rproc et permet au DSP de l'adresser.

POURQUOI

La V5.4.1 (DSP V5 multi-strips) avait besoin de tampons supplémentaires (8 MB) pour les composants mixer16/deinterleave_8/interleave_8 qui manipulent jusqu'à 16 sources × 8 channels × float32 (≈ 6 MB rien que pour les comp buffers). Le carve DSP standard `dsp_reserved_heap` était saturé. SDRAM2 est une seconde page DDR mappée sur la portion haute du SoC, peu utilisée par Linux. Le firmware doit aussi être rebuilt avec `SDRAM2_SIZE` matching dans `memory.h`.

8.7 Script `apply-imx-probes.py`

TYPE Edit Python (do_patch:prepend)
CIBLE `sound/soc/sof/imx/{Kconfig,Makefile,imx8m.c}`
PHASE Phase 1a.2 — voie S1 NPU tap (abandonnée mais code conservé)

CE QUE LE SCRIPT FAIT

- Ajoute l'entrée Kconfig `SND_SOC_SOF_IMX_PROBES` dans `sound/soc/sof/imx/Kconfig`.
- Ajoute la cible Make `snd-sof-imx-probes` dans `sound/soc/sof/imx/Makefile`.
- Patche `imx8m.c` pour appeler `imx_probes_register()` / `imx_probes_unregister()` à la création/destruction du device SOF i.MX.
- Copie le nouveau fichier `imx-probes.c` dans `sound/soc/sof/imx/imx-probes.c`.

POURQUOI

Tentative *additive* (zéro modification de fichier existant hors les 3 hooks plus haut) d'activer le mécanisme upstream SOF Probes sur i.MX 8M+ (non supporté côté upstream — seules les plateformes Intel HDA l'ont). Voie abandonnée pour cause de latence trop élevée (> 100 ms via `/dev/snd/comprC?D?`) — mais le code reste buildable et activable, peut servir à un futur diagnostic. Respect strict de la mémoire `feedback_kernel_patch_policy.md` : zéro modification de comportement existant.

8.8 Sources `tac5212.c` + `tac5212.h`

TYPE Sources copiées (do_patch:prepend) + sed Kconfig/Makefile
CIBLE `sound/soc/codecs/tac5212.{c,h}`
PHASE Phase 0 — driver ex nihilo

COMPOSITION DU DRIVER

SECTION	LIGNES	DÉTAIL
Regmap I ² C paged	~120	Page register 0x00 sélectionne la "page" (≤ 16 pages), accès en read/write via regmap_i2c_8bit avec lock. Cache writable côté kernel.
Reset séquence	~40	Software reset register 0x01, puis attente 5 ms (datasheet), puis re-init clocks.
DAI ops	~250	<code>set_fmt</code> , <code>set_tdm_slot</code> , <code>hw_params</code> , <code>set_sysclk</code> . Configure ADC TDM slots (capture-only async, voir mémoire <code>tac5212_async_tx_config.md</code>).
24 biquads SOC_BYTES_EXT	~300	Chaîne d'effets ADC (8 × 24 biquads paged-blob). Format coefficients : Q2.30. Get/put via amixer cset numid.
6 paged-blobs effets	~400	AGC, HPF, DRC, ADSR, Aux Mixer, AGC Rate — exposés en BYTES_EXT, chacun avec son range size + sa page TAC.
kcontrols énumérés	~250	Bias, gain ADC stage 1/2, AGC mode, channel routing, fold-back, etc. ≈ 80 INTEGER + 40 ENUMERATED par TAC.
DAPM widgets	~100	ADC L/R, DAC L/R, MIXIN, MIXOUT, LINEIN, ESI bias.
I ² C driver	~60	Probe/remove, of_match_table, struct i2c_driver registration.

POURQUOI UN DRIVER EX NIHILO

Texas Instruments TAC5212 n'avait **aucun driver Linux upstream** au démarrage du projet (Q4 2025). TI fournit un PDF datasheet, des PDF application notes ([sbaa383c.pdf](#)) et des coefficients default Excel, mais zéro code. Le driver a été écrit à partir de zéro en mimant le pattern du driver tac5x1x (cousin) mais en supportant explicitement :

- Le mode **TDM async master** (TAC = slave de SAI7, TAC PLL sync sur BCLK reçu) ;
- L'**adresse I²C strappée** (4 codecs distinguables par A0/A1 strap) ;
- Les **24 biquads paged-blob** ADC accessibles via la kcontrol BYTES_EXT (encodage RBJ Q2.30) ;
- Les **blobs d'effets DAC** (DRC, foldback, tonalité...) via paged page-register cache.

8.9 Source [imx-probes.c](#)

Fichier nouveau ajouté à `sound/soc/sof/imx/imx-probes.c` (≈ 100 lignes). Client SOF Probes minimal pour i.MX 8M+ : enregistre le device DSP comme provider de probes, expose `/dev/snd/comprC?D?` et délègue tout au générique `snd-soc-sof-probes`. Code conservé buildable mais module non chargé par défaut (voie abandonnée).

9. Inventaire patches SOF firmware — code & rationale

13 commits clés sur la branche `feature/v7.0-multiband-drc-tap` du fork `github.com/Mjxkill/sof` par rapport à `origin/main` (stable v2.10). Chaque commit est listé ci-dessous avec son intent code-level et la cause empirique qui a motivé son écriture. Les commits sont ordonnés chronologiquement par phase.

9.1 `61fcb2e7d` · dai-legacy NPU tap hook V3.2.2

SUJET Capture post-DRC vers DRAM partagée DSP↔A53

PHASE P1a.2 V3.2.2 — voie finale GO du NPU tap

FICHIERS `src/audio/dai-legacy.c`, `src/include/sof/audio/npu_tap.h`,
`src/platform/imx8m/memory.h`

CE QUE LE COMMIT FAIT

- Définit une structure `npu_tap_hdr` (128 B aligned cache line HiFi4) en tête du carve DRAM : magic, epoch, write_idx, état, sample_rate, channels, period_bytes.
- Ajoute un hook dans `dai_dma_cb()` après `dma_buffer_copy_to()` (branche succès playback uniquement) qui : (a) calcule le wrap dans le ring buffer 256 KB, (b) `audio_stream_rewind_wptr_by_bytes()` pour récupérer les bytes tout juste produits, (c) `memcpy` vers tap, (d) `dcache_writeback_region()` sur les données + le header.
- Pattern de publication R3 (release/acquire) : data state FIRST → `memw` → epoch → `memw` → magic LAST.
- Sentinelle mono-DAI `npu_tap_owner` : un seul DAI playback à la fois (single-core SOF, pas d'atomic nécessaire).
- Carve DRAM 256 KB @ `0x942B0000`, WT cache region 4 (cachattr `0x22212222`, digit 4 = WT).

POURQUOI

Aboutissement de 9 itérations spec (V1→V3.2.2) et 8 investigations multi-workers archivées dans critic. Voies abandonnées (V1 ALSA 3e PCM, S1 SOF Probes, Alt-A probe.c, S6 mem_sink) toutes documentées avec verdict empirique dans la mémoire critic. V3.2.2 = seule voie qui respecte les invariants stricts (*zéro touche aux PCM existants / zéro module ALSA additionnel / zéro perte latence audio*).

9.2 `9f6f70a21` · NPU tap defensive guard

SUJET guard period_bytes==0 NPU tap init

PHASE P1a.2 V3.2.2.1 — polish après critic_review

FICHIERS `src/audio/dai-legacy.c` (1 ligne)

CE QUE LE COMMIT FAIT

```
// AVANT
if (dev->direction == SOF_IPC_STREAM_PLAYBACK)
    aligned_ring_size = (NPU_TAP_DATA_SIZE_MAX / period_bytes) * period_bytes;

// APRÈS
if (dev->direction == SOF_IPC_STREAM_PLAYBACK && period_bytes > 0)
    aligned_ring_size = (NPU_TAP_DATA_SIZE_MAX / period_bytes) * period_bytes;
```

POURQUOI

Critic_review sev=medium turn 188 a flaggé un divide-by-zero théorique si `period_bytes == 0` (cas pathologique en pratique impossible car calculé depuis PCM hw_params qui valide > 0). Garde défensive ajoutée en respect du critère "robustness sans changement comportemental". V4.2 régression PASS, signe rimage `4061adcdda6768421c7c6abd4d42635c`.

9.3 `bf24053fd` · SAI idempotence patch

SUJET flag configured + FRDE toggled dynamically

PHASE V5.4.1 — fix clic métallique au stop/start playback

FICHIERS `src/drivers/imx/sai.c`, `src/include/sof/drivers/sai.h`

CE QUE LE COMMIT FAIT

- Ajoute un champ `bool configured` dans `struct sai_pdata`.
- `sai_set_config()` : early return 0 si déjà configured. Set `configured = true` en fin. **Retire FRDE** de l'écriture initiale TCSR(TX) — FRDE est désormais dynamique.
- `sai_start(PLAYBACK)` : si configured, ne set QUE FRDE et return (skip prime FIFO + TRCE + TERE qui sont permanents).
- `sai_stop(PLAYBACK)` : si configured, ne clear QUE FRDE.
- `sai_release(PLAYBACK)` : identique à `sai_start`.
- Capture (RX) inchangée : reste consumer-only avec stop normal.

POURQUOI

À chaque cycle stop/start playback (par exemple changement de PCM source côté Linux, ou recover xrun), le code initial faisait un `regmap_update_bits()` sur TCSR(TX) qui touchait TE/BCE/MCLK_EN en plus de FRDE. Ce read-modify-write provoque un transient BCLK sub-cycle qui désynchronise le PLL TAC5212 → clic métallique audible. En clamping TE/BCE/MCLK_EN à write-once et en ne toggling que FRDE après init, le clock reste continu : le PLL TAC reste verrouillé, plus de clic. Mémoire `sof_sai_idempotence_patch.md` conserve cette règle stricte — ne JAMAIS reverter, ne JAMAIS rendre FRDE always-on.

9.4 `7499505ec` · preserve_channels (Option F++)

SUJET Branched mono buffers in 8ch pipeline

PHASE V5.4.1-E5.e.1 — premier strip IN ch1

FICHIERS `src/audio/pipeline/pipeline-params.c` , `src/audio/buffer.c` ,
`src/include/sof/audio/buffer.h`

CE QUE LE COMMIT FAIT

1. Ajoute `bool preserve_channels` dans `struct comp_buffer` + reset dans `buffer_reset_params()`.
2. `buffer_set_params()` : save/restore — quand `preserve_channels` est set, sauvegarde `channels` avant `audio_stream_set_params()` et restore après. La FORCE update upstream ne réécrit plus la valeur per-buffer.
3. `pipeline_complete()` walk #2 : détecte les comps avec > 1 source ou > 1 sink (`deinterleave_8`, `interleave_8`) et propage `channels=1 + preserve_channels=true` via les sous-chaînes linéaires jusqu'à hitter une autre comp branchée.

POURQUOI

Sans ce patch, dès qu'on insère un split (`deinterleave_8` produit 8 buffers mono à partir d'un buffer 8ch) à l'intérieur d'une pipeline SOF, `pipeline_comp_params_neg + comp_verify_params` force `channels = PIPELINE_CHANNELS = 8` sur chaque buffer mono via `BUFFER_UPDATE_FORCE`. Résultat : `sink_period_bytes` est calculé pour 8 channels alors que l'allocation est 1 channel → `-ENOMEM` à `volume_prepare` / `eq_iir_prepare` / `drc_prepare`. L'option F++ (validée empiriquement) préserve les channels sur les buffers branchés — minimal-intrusif, back-compat, unblock toute l'architecture V5.4.1.

9.5 `9cf6fa257` · 1-comp-8ch pivot architecture

SUJET Topology 1 strip IN ch1 (eq_iir + drc + pga × 2)

PHASE V5.4.1-E5.e.2 — pivot architecture

FICHIERS 2 .m4 topology

CE QUE LE COMMIT FAIT

Pivot : abandonne l'approche "8 instances mono" (qui retournait `-EIO` sur PCM read après deploy à E5.e.1 multi-comp) au profit d'une architecture **1 comp 8ch native** :

```
SAI7 RX 8ch
→ eq_iir(8ch, multi-response blob)
→ drc(8ch, multi-config blob)
→ pga(8ch, channel-mapped 8 vols)
→ host PCM 0
```

- `eq_iir` multi-response : un seul comp 8ch avec `channels_in_config=8` ,
`number_of_responses=N` , `assign_response[ch] → response_index` donne un filtrage IIR

indépendant par channel. Blob default ship `assign_response={-1}*8` (all bypass) → bit-perfect identity au boot.

- `pga` channel-map : 8 `C_CONTROLMIXER` déclarations sur le même pga 8ch, chacune pointant vers une position ALSA (FL/FR/RL/RR/FC/LFE/SL/SR) → 8 volumes "Strip[1-8] Volume" indépendants sur un seul pga.

POURQUOI

L'approche multi-comp 8 instances mono produit 8 buffers + 8 pipelines internes par strip → explosion de l'arbre, ressources DSP saturées, `-EIO` au PCM read. La SOF native 8ch comp existe pour ça : chaque comp est multi-channel-aware et SOF gère le routing channel-map côté pga. Pivotal validé : "super son" 2026-05-01.

9.6 `ea984a266` · drc multi-config per-channel D3

SUJET 8 DRC indépendants dans 1 comp 8ch

PHASE V5.4.1-E5.e.2 D3

FICHIERS `src/audio/drc/{drc.c,drc_math.c}`, `src/audio/drc/drc_user.h`,
`src/include/ipc/components.h`

CE QUE LE COMMIT FAIT

- Détection single- vs multi-config par inspection de la taille du blob après le header :

```
N = (config->size - sizeof(struct sof_drc_config)) /
    sizeof(struct sof_drc_params) + 1;
```

$N == 1$: legacy (1 params partagé entre tous les channels) ; $N > 1$: N consécutifs après le reserved → channel ch lit `params[min(ch, N-1)]`.

- `drc_state` change : `detector_average` et `compressor_gain` deviennent des tableaux indexés par channel (étaient des scalars).
- `drc_process_pre()`, `_process_curve()`, `_process_post()` : itèrent par channel et utilisent `params[ch]` + `state[ch]`.
- ABI strictement back-compat (struct layout inchangée) — blobs pre-existants continuent à fonctionner.

POURQUOI

Avant ce patch, le drc 8ch traçait un seul envelope `max(|x[ch]|)` across channels et appliquait le même gain à tous. Pour la console DAW (8 mics indépendants, chacun avec son threshold/ratio/attack/release), il faut 8 compresseurs indépendants. Patché en miroir de l'architecture 1-comp-8ch (commit `9cf6fa257`) en gardant l'ABI back-compat pour préserver les topologies upstream. Validation utilisateur : "c'est ok" 2026-05-01.

9.7 `0580b5f14` · pipeline_comp_copy re-entry guard

SUJET Fix DAI starvation matrix 16×8 (3840 fps)

PHASE V5.4.1-E6.a — matrix routing

FICHIERS `src/audio/pipeline/pipeline-graph.c` , `src/audio/pipeline/pipeline-schedule.c`

CE QUE LE COMMIT FAIT

Ajoute un guard de re-entrée par *component* (en plus du flag walking per-*buffer* existant) dans `pipeline_for_each_comp()` : chaque comp ne peut être visitée qu'une fois par tick, peu importe le nombre de buffers branchés qui y mènent.

POURQUOI

Bug E6.a : avec une topology matrix 16×8 dans une seule pipeline playback (deinterleave_8 → mixer16 → interleave_8 chainés intra-pipeline), le walk explose combinatoirement :

```
comp_copy(interleave_8)    x 1
comp_copy(mixer16)         x 8   (un par buffer B10..B17)
comp_copy(deinterleave_8) x 64   (8 × 8)
comp_copy(PCM)             x 64
Total                     = 137 calls / tick
```

À ~180 µs par `comp_copy` sur HiFi4, le budget tick playback (2 ms) est dépassé ×12.5. DSP traite 96 frames toutes les ~25 ms au lieu de toutes les 2 ms → $96/0.025 = 3840$ fps au lieu de 48000, xrun_play croît linéairement. E5.e.1 cap n'a pas déclenché le bug parce que les sinks deinterleave_8 étaient cross-pipeline (le flag walking per-buffer existant suffisait). Validation board "le son est bon" 2026-05-02.

9.8 `dfe9b2497` · V7.0-E1 simplify play pipeline

SUJET Pipeline play simplifié + custom 8ch passthrough macro

PHASE V7.0-E1 — architecture DSP indépendant

FICHIERS 2 .m4 topology

CE QUE LE COMMIT FAIT

- **Nouveau fichier** `sof-imx8mp-tac5212-V7.0.m4` . PIPE 1 cap inchangé vs E6.a (eq_iir + drc D3 + pga). PIPE 2 play **simplifié** : host PCM 1 → B0 → SAI7 TX direct. Retire mixer16, deinterleave_8, interleave_8 (routage déplacé vers Linux mixer-pro).
- **Nouveau fichier** `sof/pipe-passthrough-8ch-playback.m4` . Variante 8ch du standard SOF avec PCM_CAPABILITIES aligné stack Debix `(192, 16384, 65536, 65536)` : period play 6 frames (125 µs) à 512 frames (10.66 ms), alors que le standard SOF impose 768 frames (16 ms) min/max figé.

POURQUOI

V7.0 sépare clairement : DSP = traitement effets indépendant par voie (E2/E3) ; Linux mixer-pro = routage matrix. Pas de mixer dans la topology = pas de bug pipeline_comp_copy combinatoire. Cap

RTT < 10 ms visé en E1.b nécessite la possibilité de descendre à period 192 frames (4 ms), ce que le standard SOF n'autorisait pas.

9.9 [7440b3c21](#) · multiband_drc per-channel params

SUJET 8 multiband DRC indépendants dans 1 comp 8ch

PHASE V7.0-E2 — strips OUT play

FICHIERS `src/audio/multiband_drc/{multiband_drc.c,multiband_drc_generic.c}`,
`src/audio/multiband_drc/user/multiband_drc.h`

CE QUE LE COMMIT FAIT

Miroir au stage multiband_drc du motif drc D3 (commit [ea984a266](#)). Détection single vs multi-config par layout :

```
trailing = config->size - SOF_MULTIBAND_DRC_HEADER_FIXED_SIZE;  
per_band = trailing / (num_bands * sizeof(struct sof_drc_params));
```

per_band == 1 : legacy (un params partagé tous channels). per_band > 1 (typically num_channels) : lit N consécutifs par band, channel ch utilise `entry[min(ch, per_band-1)]`. ABI back-compat strict, bump du max blob 1024→2048 (4 bands × 8 ch × ~40 B + header).

POURQUOI

Strips OUT play V7.0 = 8 voies indépendantes, chacune avec son multiband_drc (3 bandes × params par bande × 8 channels). Sans ce patch, les 8 channels partagent les mêmes params → mastering uniforme inutile pour la console.

9.10 [5eafab230](#) · multiband_drc 8ch blob infra

SUJET Génération blob 8ch + macro topology

PHASE V7.0-E2.b — infra côté tooling

FICHIERS 3 fichiers tools/topology

CE QUE LE COMMIT FAIT

- Nouveau tool Python `tools/topology/topology1/m4/gen_multiband_drc_coef_8ch.py` : parse le stock `multiband_drc_coef_default.m4` (struct `sof_abi_hdr + sof_multiband_drc_config`), extrait per-band `sof_drc_params` (88 B packed), réplique N fois par band (default N = 8), update `abi_hdr.size + cfg.size`, émet un `CONTROLBYTES_PRIV` macro.
- Output blob généré `multiband_drc_coef_default_8ch.m4` : payload 2436 B (num_bands=3, 8 copies par band) + abi_hdr 32 B = 2468 B total.
- Switch `pipe-multiband-drc-pga-8ch-capture.m4` vers la nouvelle variante 8ch.

POURQUOI

Le patch `7440b3c21` ouvre la possibilité multi-config mais n'a pas de blob qui l'exercerait. Ce commit fournit l'outil + le blob default pour valider en hardware que le path multi-config fonctionne. Différenciation per-channel (T2.5/T2.6) laissée à E2.c en tweakant les `sof_drc_params` à l'offset `(band*N + ch) * 88`.

9.11 `a535405ca` · V7.0-E3 final strips OUT play

SUJET Retire drc final côté play, garde multiband + pga

PHASE V7.0-E3 — fix tic à l'attack

FICHIERS nouveau pipe macro `pipe-multiband-pga-8ch-playback.m4`, `sof-imx8mp-tac5212-V7.0.m4`

CE QUE LE COMMIT FAIT

- Nouveau pipe macro `pipe-multiband-pga-8ch-playback.m4` : multiband_drc 8ch + pga 8 strips OUT, sans drc final, 3 buffers au lieu de 4.
- `sof-imx8mp-tac5212-V7.0.m4` PIPE 2 pointe vers le nouveau pipe (sans drc terminal).
- `component.h` `comp_perf_avg_info()` reduce à 4 params (cosmetic refactor lié).

POURQUOI

Diag T3.9 : tic audible à l'attack sur la chaîne play multiband + pga + drc. Comparatif empirique trois variantes :

CHAÎNE	XRUN_PLAY STABLE	AUDIO
passthrough host → SAI direct	56	Propre
multiband + pga + drc final	8	tic tic audible
multiband + pga (drc retiré)	1	Propre

Le pattern (tic au début, voix propre, re-tic périodique) = compresseur dynamique qui claque à l'attack. Coeffs default `drc_coef_default_8ch.m4` (héritage musique : threshold ~-24 dBFS, attack ~3 ms, hard knee) inadaptés voix temps réel, aggravés par la double compression multiband_drc + drc. Décision GO : retirer le drc final ; le multiband_drc seul suffit. Un vrai limiteur calibré voix pourra revenir en E3.b avec coeffs adaptés.

9.12 `6ee842c67` · NPU dual-tap V7.0-E4

SUJET tap-in (cap raw) + tap-out (play post-FX)

PHASE V7.0-E4 — extension dual

FICHIERS `src/audio/dai-legacy.c`, `src/include/sof/audio/npu_tap.h`

CE QUE LE COMMIT FAIT

- Extend le hook de `dai_dma_cb()` à **2 branches** :

- **cap** : post-`dma_buffer_copy_from()`, écrit le signal SAI7 RX brut dans tap-in via miroir inline de `audio_stream_rewind_rptr_by_bytes` (cette API n'existait pas symétrique côté rptr, donc inline mirror exact des lignes 779-790 de `audio_stream_rewind_wptr_by_bytes`).
- **play** : préservée à l'identique V3.2.2, écrit dans tap-out @ `0x942B0000`.
- `npu_tap_owner` splitté en `npu_tap_in_owner` + `npu_tap_out_owner` : sentinelles indépendantes, invariant V7.0 = PIPE 1 cap unique + PIPE 2 play unique → 1 owner par direction.
- `dai_common_params()` choisit l'adresse tap et la direction header selon `dev->direction`.
- `dai_common_reset()` nullifie inconditionnellement les 2 sentinelles.
- `npu_tap_hdr` gagne un champ `direction` (0=play, 1=cap) pour permettre à l'A53 de distinguer post-mortem.

POURQUOI

Le NPU/A53 doit observer 2 signaux indépendamment : (a) le signal brut pré-effets (pour détecteurs ML basés voix naturelle) et (b) le signal post-effets pré-DAI TX (pour mastering ML loudness / supervision sortie). Extension naturelle de V3.2.2 mono-tap sans rien casser : la branche play V3.2.2 reste bit-exact identique, seule l'écriture cap est nouvelle.

9.13 `4bea8e59d` · SAI TX FIFO alignment V7.0-E7.2

SUJET Prime N zeros au lieu de 1 avant `TERE=1`

PHASE V7.0-E7.2 — fix décalage TDM slot 1

FICHIERS `src/drivers/imx/sai.c` (`sai_set_config` uniquement)

CE QUE LE COMMIT FAIT

```
// AVANT
sai_write(sai, TX_FIFO_BASE, 0);    /* prime 1 zero */
sai_set_bit(sai, TCSR, TCSR_TERE); /* enable TX */

// APRÈS
for (i = 0; i < tdm_slots; i++)
    sai_write(sai, TX_FIFO_BASE, 0); /* prime 1 full TDM frame */
sai_set_bit(sai, TCSR, TCSR_TERE); /* enable TX */
```

POURQUOI (LONG)

Cause racine du décalage TDM TX intermittent observé sur V7.0 playback : slot 0 = ch0 OK, slot 1 = ch7 (WRONG), slots 2..7 silencieux sur TAC0 = seule la première paire stéréo sort correctement, les 3 autres TACs sont muets.

Mécanisme détaillé : avec un seul zéro primé dans la FIFO TX avant `TERE=1`, et BCLK/FSYNC continus à partir de ce moment (contrainte i.MX8MP async mode TAC PLL — voir mémoire `feedback_tx_master_drives_all.md`), la SAI clock-out le slot 0 en lisant le zéro primé, puis underflow pour slots 1..7 de la première frame et toutes les suivantes jusqu'au premier `play_start` `FRDE=1` (typiquement des dizaines de ms plus tard).

Pendant la fenêtre d'underflow, le slot counter SAI avance indépendamment du FIFO read pointer. Quand le DMA finit par pousser la première burst `[ch0..ch7]`, le read pointer atterrit à une phase arbitraire par rapport aux frames FSYNC.

Fix : primer `tdm_slots` zéros (= 1 frame TDM complète, = 8 sur TAC5212) **AVANT TERE=1**. La SAI émet alors une frame de silence avec read pointer aligné slot 0, puis underflow uniforme jusqu'à ce que le DMA fournisse data, mais avec phase slot-counter ↔ read-pointer garantie déterministe au prochain edge slot 0.

Side note : une tentative antérieure de fixer cela dans `sai_start` sur le path idempotence `configured=true` (TCSR.FR FIFO reset + re-prime) causait un side-effect sur l'alignement RX FIFO (RX shifté de 3 slots) — abandonnée. Le fix sur `sai_set_config` est sûr car il opère AVANT TERE=1 quand la machine est en idle.

10. Synthèse chemins abandonnés

≈ 30 chemins techniques explorés et abandonnés avec verdict empirique documenté. Préservés en mémoire critic et certains encore présents en branches archivées.

10.1 NPU tap — 4 voies bloquées (5e GO final)

VOIE	APPROCHE	VERDICT
V1.0 → V1.5 ALSA	3e PCM capture via DPCM dummy BE + MUXDEMUX	MULTI-BLOPAGE IPC3 -22 + DPCM walk reject + simple-card no-DPCM
S1 SOF Probes	Mécanisme upstream <code>/dev/snd/comprC?D?</code>	PARTIEL kernel OK mais latence trop élevée
Alt-A probe.c	Modif <code>sof/src/probe/probe.c</code> + IPC3 handler	REVERTED conflits IPC3
S6 mem_sink	Nouveau composant SOF + reserved-memory	TROP INTRUSIF
V3.2.2	Module kernel + DT carve + hook <code>dai_dma_cb</code>	GO 1.22 MB/S

10.2 Composants SOF abandonnés

COMPOSANT	COMMIT SOF	VERDICT
<code>deinterleave_8</code> (1×8ch → 8×mono)	<code>710bb72f5</code>	KO TRIGGER OVERRUN
<code>interleave_8</code> (8×mono → 1×8ch)	<code>710bb72f5</code>	KO
<code>mixer16</code> + <code>tee_1to2</code>	<code>fbf0269b6</code>	KO RUNTIME

Verdict global : approche "ajouter des composants custom au graph SOF" abandonnée au profit du pivot **1-comp-8ch** (1 instance multi-channel par composant existant). Beaucoup plus simple et stable.

10.3 Optim latence userspace E6.i / j / k / l

SPRINT	APPROCHE	VERDICT EMPIRIQUE
E6.i	Drainage agressif play_thread blocking + <code>MAX_DRAIN_PERIODS=4</code>	REVERTED ring saturé 16 ms
E6.j	Drainage NONBLOCK + <code>snd_pcm_avail_update</code>	NON COMMITÉ EAGAIN systématique, drops 50k/s
E6.k	<code>N_PERIODS=2</code> seul (logic E6.h conservée)	NON COMMITÉ ring saturé, +6 ms régression
E6.l	Single-thread (suppression ring + play_thread + eventfd)	NON COMMITÉ throughput 3.2 %, recover 122 ms cascade

THÉORÈME DE LITTLE Worker claude-code dans le job critic E6.l : **plancher physique 10 ms exact**
AVANT marge anti-xrun = TAC ADC 0.5 + DMA RX 2 + cap pipe 0.5 + ALSA cap min 2 + mix 0.5 + ALSA play min 2 + DMA TX 2 + DAC 0.5. Cible < 10 ms acoustique mathématiquement inatteignable en userspace — reportée à un sprint V8 mixer DSP SOF natif (effort 4-8 semaines).

10.4 SDMA AP2AP iterations

Avant la V3.2.2 NPU tap, plusieurs commits SOF expérimentaux ont exploré SDMA mem-to-mem (AP2AP) pour transfert DSP↔A53. Remplacé par le hook `dai_dma_cb` direct beaucoup plus simple. Commits conservés en branche pour référence :

<code>eeeb74eb</code>	SDMA_CHAN_TYPE_AP2AP host memory-to-memory (concept initial)
<code>aa241bf2a</code>	EVTORV fix — channel was never runnable sans EVTORV=1 avant HSTART (mémoire <code>sdma_ap2ap_evtovr.md</code>)
<code>bc8c73417</code>	SDMA_BD_LAST on AP2AP one-shot BD
<code>1e8e4d1a2</code>	Skip HSTART & BD_INT pour fix TRIGGER_START timeout
<code>216da2511</code>	RT 8ch TDM playback + capture sur i.MX 8M Plus TAC5212

10.5 V6.0 always-on (archived)

Voir section 6 ci-dessus. Patches K0-K5 (commit `7db34a5d`) en branche `feature/v6-always-on-async` .

10.6 simple-card multi-codec

Tentative E7.4.b : patcher `sound/soc/generic/simple-card.c` pour supporter `num_codecs > 1` via `apply-simple-card-multicodec.py` . Échec : erreur kernel *Neither Component name/of_node are set for sai3-tac5212-hifi* car `simple_parse_node()` ne parse que `codec[0]` .

PIVOT Abandonné au profit de `fsl,imx-audio-card` qui utilise `snd_soc_of_get_dai_link_codecs()` (remplit correctement) + `apply-imx-card-linkid.py` pour le problème séparé du `link->id`. Script `apply-simple-card-multicodec.py` conservé comme stub désactivé pour traçabilité historique.

10.7 V5.4.2 DMA-driven only (revert)

Spec `PHASE_1A_3_DSP_V5.4.2` (`d7cbbf0`) proposait de supprimer le mode TIMER scheduling au profit de DMA-driven only. Revert immédiat (`31f6690e`) après constat que V3.2.2 utilisait déjà TIMER avec succès — la suppression aurait été une régression.

10.8 Composant `probe` SOF intégré V1.2 skeleton

Commit `20304bfae` — *topology: Phase 1a.2 V1.2 skeleton — HP_Monitor tap (BUG runtime à investiguer)*. Skeleton conservé en branche mais bug runtime non résolu. Abandonné lors du pivot V3.2.2 NPU tap.

10.9 Voies misc explorées et écartées

- **PREEMPT_RT kernel** : non activé. Memory `kernel_preempt_status.md` documente que le kernel a déjà `CONFIG_PREEMPT=y` (low-latency, jitter ~100 µs). PREEMPT_RT gain estimé négligeable face aux blocages SOF recover de 60 ms (jusqu'à 122 ms en single-thread).
- **SCHED_FIFO sur loopback-c** : tenté en E6.h, dégrade au lieu d'améliorer (kernel non-`PREEMPT_RT`). TODO si `PREEMPT_RT` activé un jour.
- **NEON-optimisée FFT** : abandonnée pour **FFT radix-2 inline simple** dans `analyzer.c` (E7.5) — perf suffisante ($\sim 50 \mu\text{s}/\text{FFT} \times 30 \text{ Hz} \times 4 \text{ taps} = 0.6 \% \text{ CPU}$).
- **kissfft library vendor** : envisagée mais inutile, FFT inline 70 lignes suffit.

11. Leçons apprises & règles projet

RÈGLE 1 — CRITIC_ANALYZE OBLIGATOIRE Avant toute modification non triviale du firmware SOF ou du kernel. Le système de critique externe identifie les voies déjà tentées (mémoire persistante), les contradictions avec le code existant, et propose des alternatives. Évite de re-faire les 5 itérations NPU tap. Mémoires `feedback_critic_imperative.md`, `feedback_critic_persistent_memory.md`.

RÈGLE 2 — VALIDATION EMPIRIQUE BOARD SYSTÉMATIQUE Chaque sprint produit une fiche `TESTS_V<x>_E<y>.md` avec champ "Test utilisateur OUI/NON" non négociable. Pas de GO sans son utilisateur. Mémoire `feedback_test_fiches.md`.

RÈGLE 3 — PATCHES SCRIPTS PYTHON > PATCHES BINAIRES Pour les modifications DT, Kconfig, Makefile. Plus robustes face aux updates upstream, locate-by-pattern au lieu de patch ligne fragile.

RÈGLE 4 — REPRODUCTIBILITÉ FROM GIT CLONE Firmware SOF custom vendoré dans recipe `sof-firmware-custom` avec ses md5. SOF source sur github Mjxkill/sof. Voir `REPRODUCIBILITY.md`.

RÈGLE 5 — PLANCHER PHYSIQUE > SPRINT SANS GAIN 4 itérations latence E6.i/j/k/l ont coûté du temps avant le verdict théorème de Little. Maintenant établi : sprint < 10 ms = V8 mixer DSP SOF natif (4-8 semaines), pas userspace tweak.

RÈGLE 6 — PATCHES ADDITIFS > PATCHES INVASIFS Toujours préférer un patch additif (nouveau fichier) à un patch invasif d'un fichier existant. Cf. SOF Probes Alt-A reverted vs imx-probes additif accepté. Mémoire `feedback_kernel_patch_policy.md`.

RÈGLE 7 — VERDICT EMPIRIQUE > SPEC Spec V5.4.2 a été reverted en quelques heures car ne correspondait pas à l'observé V3.2.2. Toujours valider empiriquement sur board avant formaliser une spec.

RÈGLE 8 — SAI_OFS=8 SUR I.MX 8M PLUS Tous les offsets registres SAI sont décalés de +8 bytes. Vérifier dans `memory.h` AVANT d'écrire des diags MMIO. Bug d'adresse de base SAI5 vs SAI7 à éviter. Mémoire `sof_sai_ofs_imx8mp.md`.

RÈGLE 9 — TX PILOTE TOUT, JAMAIS LE TAC Si RX = 0 IRQ, chercher SAI/SDMA/pinmux, jamais le TAC. TX TERE+BCE=1 fait sortir BCLK+FSYNC qui boucle PCB → RX clocke peu importe l'état TAC. Mémoire `feedback_tx_master_drives_all.md`.

RÈGLE 10 — TAC-RESET OBLIGATOIRE AVANT CAPTURE Sinon samples strictement à 0. Service systemd `tac-reset.service` auto-init au boot. Mémoire `tac_reset_required_after_boot.md`.

12. Index commits référencés

12.1 [yocto-nxp-debix](#) — commits prod (par ordre chronologique inversé)

HASH	DESCRIPTION	PHASE
14c78ac9	HEAD — fiches E7/E7.3/E7.7 + REPRODUCIBILITY + PROJECT_STATE	V7.0
6511f273	recipe sof-firmware-custom (reproductibilité)	E7.7
87f71fd1	fix R1..R8 clickable	E7.7
0216bd71	returns tags BUS FX cards	E7.7
0d7372e8	ARCHI HTML + PDF mis à jour	E7.6
18aa700e	doc test sheets E7.4 + E7.5	E7.6
4124f97f	analyzer boxes 1.5x layout	E7.5b
4f4e4d0b	4 analyzer taps FFT + scope	E7.5
45e6592b	persistence + DRC editor + crossover + layout	E7.4.f-n
48759a7a	SOF TLV-byte read/write helpers	E7.4.c
61849c36	FX bus modal + DSP scope	E7.4.b
917ecd73	fix imx-card link_id mismatch	E7.4.b
b9f1b189	switch fsl,imx-audio-card 4× TAC	E7.4.b
9320458d	6 paged-blob effets + multi-codec	E7.4.b
13379c88	tac5212 — 24 biquads SOC_BYTES_EXT	E7.4
0d0f844f	ALSA kcontrols proxy + per-strip effects panel	E7.3b
edf6dd50	detail panel sidebar + routage exhaustif	E7.3a
e3f3d7f6	GUI Apple-class redesign + strip gain	E7.2
d055b946	peak meters + SSE streaming 30 Hz	E7.1
079d3ddb	mixer-gui-http base + frontend Alpine.js	E7
cddc9243	mixer-pro daemon MVP	E6.d
005047ee	SOF Probes — patch kernel additif	P1a.2
b083331d	NPU tap V3.2.2 kernel module	P1a.2
7db34a5d	V6.0 K0+K1+K2+K4+K5 always-on (archived)	V6.0
f5d94dba	apply-sdram2-dt.py + bbappend	P1a.3
9532d649	PHASE_1A_SPEC V4.2 GO MVP	P1a.1
124dfe38	auto-init TAC5212 boot	P0
25d11fea	SOF ASYNC mode -58→-121 dBFS	P0

HASH	DESCRIPTION	PHASE
307a72d8	TAC5212 TDM codec driver initial	P0

12.2 sof (firmware DSP) — commits prod

HASH	DESCRIPTION	PHASE
4bea8e59d	HEAD — imx sai V7.0-E7.2 TX FIFO alignment	V7
6ee842c67	NPU dual-tap firmware hook	V7-E4
a535405ca	topology V7.0-E3 final	V7-E3
5eafab230	multiband_drc 8ch blob infra	V7-E2.b
7440b3c21	multiband_drc per-channel params	V7-E2
dfe9b2497	topology V7.0-E1 simplify	V7-E1
0580b5f14	pipeline_comp_copy re-entry guard	V5.4.1-E6.a
3dd5bbb17	topology matrix 16×8 playback	V5.4.1-E6.a
ea984a266	drc multi-config per-channel D3	V5.4.1-E5.e.2
9cf6fa257	1-comp-8ch native pipe pivot	V5.4.1-E5.e.2
59e3d3c1e	topology 1 strip IN ch1 Option F++	V5.4.1-E5.e.1
7499505ec	preserve_channels branched mono	V5.4.1-E5.e.1
bf24053fd	imx sai idempotence flag	V5.4.1
a54247599	deinterleave_8/interleave_8/tee_1to2	V5.4.1-E4 (abandonné)
61fcb2e7d	dai-legacy V3.2.2 NPU tap hook	P1a.2 V3.2.2
9f6f70a21	dai-legacy guard period_bytes==0	P1a.2 V3.2.2.1
216da2511	SDMA RT 8ch TDM (V3 baseline)	SDMA experiments
aa241bf2a	SDMA EVTOVR fix	SDMA experiments
2e7960248	topology Phase 1a.1 MVP V4.2	P1a.1
a7d4eff36	diag V6.0 SAI_OFS=8 fix	V6.0 (archived)
fcf6c7642	multiband_drc multi-config (V6.0 étape 0)	V6.0 (archived)

FIN DU DOCUMENT Document généré le 2026-05-13. Sources : commits git yocto-nxp-debix + sof, mémoires critic, fiches `TESTS_V*_E*.md`, document architecture `ARCHI/ARCHI_V7.0`. Document maintenu à chaque étape validée (cf. règle projet `feedback_docs_always_updated.md`).