

Plateforme Mastering Live Debix

Architectures DSP — comparatif de 3 propositions

Document de travail

2026-04-20

Table des matières

1	Contexte et rappel	1
1.1	Matériel	1
1.2	Objectif fonctionnel	1
1.3	Contraintes	1
1.4	Les 4 axes qui distinguent les architectures	1
2	Architecture A — Maximum DSP	3
2.1	Schéma	3
2.2	Inventaire des PCMs (côté A53 = côté kernel ALSA)	3
2.3	Budget latence (chemin principal USB→DSP→USB)	3
2.4	Budget CPU DSP (estimation)	4
2.5	Avantages et inconvénients	4
2.6	Verdict Archi A	4
3	Architecture B — Minimum DSP ("Thin DSP")	5
3.1	Schéma	5
3.2	Inventaire des PCMs (très court)	5
3.3	Budget latence	5
3.4	Budget CPU	6
3.5	Avantages et inconvénients	6
3.6	Verdict Archi B	6
4	Architecture C — Équilibrée (recommandée)	7
4.1	Schéma	7
4.2	Inventaire PCMs	7
4.3	Budget latence	7
4.4	Budget CPU	8
4.5	Avantages et inconvénients	8
4.6	Verdict Archi C	8
5	Comparaison synthétique	9
5.1	Tableau comparatif	9
5.2	Vue d'ensemble du trade-off	9
5.3	Décision recommandée	9
6	Glossaire	10

Ce document compare 3 architectures DSP pour la plateforme mastering live. Objectif : te permettre de trancher un choix structurant avant tout code. Chaque architecture a un schéma, un inventaire de PCMs, un budget latence, un budget CPU, ses avantages et ses contraintes.

1 Contexte et rappel

1.1 Matériel

- **SoC** : NXP i.MX8MP — 4× Cortex-A53 @ 1,6 GHz + Cortex-M7 + DSP HiFi4 @ 800 MHz + NPU Vivante VIP8000 @ 2,3 TOPS
- **Front-end audio** : 4× codec TAC5212 daisy-chaînés sur SAI7, TDM 8 canaux × 32 bits @ 48 kHz
- **USB gadget** : 2 contrôleurs USB → UAC2 8in/8out (ASIO DAW) + UAC2 2in/2out (iOS)

1.2 Objectif fonctionnel

Faire un **mastering live "lite"** piloté par le NPU. Le NPU analyse le bus master stéréo en continu et ajuste les paramètres (EQ, multiband compressor, exciter) à ~10 Hz d'update.

1.3 Contraintes

Contrainte	Valeur
Sample rate	48 kHz fixe (Phase 1)
Latence chemin principal (USB → DSP → USB)	≤ 10 ms
Latence effets send (reverb, chorus...)	non critique (20–50 ms OK)
DSP period SOF	2 ms (pipeline scheduling)
Effets send	en userspace A53 (JACK + LV2), pas dans le DSP
NPU	modèle TFLite à entraîner <i>from scratch</i>
Règle	minimiser le contenu du DSP

1.4 Les 4 axes qui distinguent les architectures

Chaque architecture répond différemment à ces 4 questions :


1. **Où vit la matrice de routage ?** (DSP ou A53 userspace)
2. **Où vit l'EQ fine des entrées ?** (Codec TAC5212 / DSP / A53)
3. **Où vit la chaîne master ?** (DSP ou A53)
4. **Comment les audio USB transitent-elles entre le gadget et le DSP ?** (passage direct par A53 kernel / bridge alsaloop / JACK)

Axe	Archi A (Max DSP)	Archi B (Min DSP)	Archi C (Équilibrée)
Matrice de routage	DSP	A53 (JACK)	DSP
EQ fine entrées	DSP (eq_iir)	A53 (LV2)	Codec + DSP léger
Chaîne master	DSP	A53	DSP
USB↔DSP bridge	alsaloop	JACK natif	alsaloop

2 Architecture A — Maximum DSP

Philosophie : tout ce qui peut être fait en DSP y est fait. L'A53 sert uniquement de plombier ALSA vers USB, héberge les 4 effets send (obligatoire — SOF n'a pas reverb/chorus/flanger), et fait tourner le NPU et l'UI.

2.1 Schéma



2.2 Inventaire des PCMs (côté A53 = côté kernel ALSA)

PCM	Type	Ch	Rôle
SAI_Dry	capture	8	Mics bruts post-TAC5212 (bypass matrice)
Master	capture	2	Sortie master post-chaîne (NPU + bridge USB)
USB1_Send	capture	8	Sortie matrice vers DAW
USB2_Send	capture	2	Sortie matrice vers iOS
FX1..4_Send	capture ×4	2	Sorties vers JACK
SAI_Monitor	playback	8	Vers TAC5212 DAC (HP/monitor)
USB1_Ret	playback	8	Retour depuis DAW
USB2_Ret	playback	2	Retour depuis iOS
FX1..4_Ret	playback ×4	2	Retours depuis JACK

Total : 12 PCMs (4 captures fixes + 4 captures FX + 3 playback fixes + 4 playback FX = 15 pipelines SOF).

2.3 Budget latence (chemin principal USB→DSP→USB)

Étape	Latence
USB gadget UAC2 in (isochronous, 48 kHz)	1,0 ms
alsaloop gadget→DSP PCM (période 2 ms, 2 périodes)	4,0 ms
DSP pipeline 2 ms (1 cycle in + 1 cycle out + matrice)	4,0 ms
alsaloop DSP PCM→gadget	4,0 ms
USB gadget UAC2 out	1,0 ms
Total round-trip	14,0 ms

> **10 ms!** Dépasse la contrainte. Nécessite DSP period 1 ms (au lieu de 2 ms) et alsaloop très agressif, ce qui stresse le HiFi4.

2.4 Budget CPU DSP (estimation)

Composant	% HiFi4
$8 \times \text{eq_iir}$ (3 biquads/ch)	~5 %
Matrice 18×18 mixin_mixout	~8 %
multiband_drc stéréo 3 bandes	~12 %
volume + drc limiter	~2 %
12 pipelines + IPC overhead	~8 %
Total	~35 %

CPU confortable, mais topology **très complexe** (15 pipelines, 4 effets send à câbler en PCM loopback, chaque FX = 2 PCMs + 2 pipelines).

2.5 Avantages et inconvénients

Avantages	Inconvénients
Routage 100 % déterministe, non dépendant de la charge Linux	15 pipelines SOF à maintenir : topology ~500 lignes m4
Même latence pour tous les chemins	Latence round-trip > 10 ms (contrainte violée)
Paramètres matrix visibles via amixer	Chaque ajout (5 ^e FX, nouvel input) = refonte topology + rebuild firmware
CPU DSP sous-exploité	Tous les bugs sont dans le DSP, debug plus difficile
	Matrice $18 \times 18 = 324$ cellules × contrôles ALSA = bruit dans l'UI


2.6 Verdict Archi A

Non retenue si on veut tenir 10 ms. Trop complexe pour le ratio coût/bénéfice.

3 Architecture B — Minimum DSP ("Thin DSP")

Philosophie : le DSP est réduit au strict minimum — juste un adaptateur codec + un tap pour le NPU. Tout le routage, l'EQ, le master chain et les effets sont vivants dans un **graphe JACK** sur l'A53. Le codec TAC5212 fait le pré-conditionnement (AGC, biquads, HPF) pour soulager le DSP.

3.1 Schéma



3.2 Inventaire des PCMs (très court)

PCM	Type	Ch	Rôle
SAI_Capture	capture	8	Mics TAC5212 vers JACK
SAI_Playback	playback	8	JACK vers TAC5212 DAC
Master_Tap	capture	2	Master post-chain (NPU)

Total : 3 PCMs côté DSP. Tout le reste vit dans JACK.

3.3 Budget latence

Étape	Latence
USB gadget in	1,0 ms
JACK buffer (period 128 frames @ 48k = 2,7 ms, ×2)	5,3 ms
LV2 plugins (EQ + matrix + master chain)	~2 ms
USB gadget out	1,0 ms
Round-trip sans DSP	9,3 ms
<i>Chemin avec DSP (mic→DAC) :</i>	
SAI in (1 DSP period 2ms, contrôle DMA)	2,0 ms
DSP→host (ALSA 1 période de 2ms)	2,0 ms
JACK graph	5,3 ms
host→DSP (ALSA 2ms)	2,0 ms
SAI out	2,0 ms
Total mic→HP	13,3 ms

13 ms pour mic→HP. Mais le chemin "principal" USB→USB reste à ~9 ms si l'audio ne traverse pas le DSP (tout JACK). En pratique on veut que les mics traversent quand même le DSP pour le

pré-conditionnement et le tap NPU, donc **on sort du budget 10 ms pour le mic monitoring live**.

3.4 Budget CPU

Charge DSP $\approx 3\%$ (juste DMA et pipelines pass-through). Charge A53 $\approx 35\text{--}45\%$ (JACK + 4 FX + EQ + matrix + master), soit **quasi 2 cœurs sur 4** à pleine charge.

3.5 Avantages et inconvénients

Avantages	Inconvénients
Topology SOF triviale (< 50 lignes m4)	Latence mic→HP > 10 ms (contrainte violée pour monitoring live)
Écosystème LV2 mature (reverb, mastering plugins, éditeurs)	Charge A53 élevée — compétition avec Flutter UI et NPU
Plugins hot-swappable à chaud sans rebuild firmware	Dépendant de la stabilité du scheduler Linux (xruns possibles sous charge)
Graphe JACK visible avec patchbay (cattia/qjackctl)	2 cœurs A53 consommés en pic = moins de marge pour NPU
Debug plus simple (outils Linux standards)	Bridge ALSA DSP↔JACK ajoute 2–4 ms


3.6 Verdict Archi B

Adaptée si la latence live n'est pas critique ou si on accepte un monitoring direct via le codec (bypass analogique TAC5212). **Rejetée** ici car contrainte 10 ms non tenue sur le chemin principal.

4 Architecture C — Équilibrée (recommandée)

Philosophie : le DSP fait ce qui **DOIT** être fait à basse latence (matrice de routage + chaîne master stéréo + tap NPU) et rien d'autre. Le codec TAC5212 fait le pré-conditionnement par canal. Les effets send (non critiques) vivent dans JACK/LV2 sur A53. La répartition joue sur les forces de chaque étage.

4.1 Schéma



4.2 Inventaire PCMs

PCM côté DSP (SOF)	Ch	Rôle / Phase
SAI_Capture	8	Dry mics TAC vers A53 (rec/bridge) — Phase 1
SAI_Playback	8	Monitor mix vers TAC5212 DAC — Phase 1
Master_Tap	2	Master post-chaîne (NPU + monitor) — Phase 1
USB1_Send / Ret	8 / 8	Bridge vers UAC2 gadget 1 — Phase 2
USB2_Send / Ret	2 / 2	Bridge vers UAC2 gadget 2 — Phase 2
FX1..4_Send / Ret	2 / 2 × 4	Bridge vers JACK LV2 — Phase 3

Total une fois complet : 11 PCMs, mais on les ajoute *phase par phase*. Phase 1 = 3 PCMs seulement.

4.3 Budget latence

Étape chemin principal	Latence	Note
USB gadget in	1,0 ms	isoc UAC2 @ 48k
alsaloop gadget→DSP (1 période 2 ms)	2,0 ms	single-buffer
DSP routing + master chain	2,0 ms	1 cycle 2ms
alsaloop DSP→gadget	2,0 ms	
USB gadget out	1,0 ms	
Round-trip principal	8,0 ms	≤ 10 ms ✓
Chemin mic→HP (interne DSP pur)	~4 ms	
Chemin avec FX send (DSP→JACK→DSP)	~20-30 ms	non critique

Contrainte 10 ms tenue sur le chemin principal. Le mic→HP traverse uniquement le DSP (~4 ms), excellent pour monitoring live.

4.4 Budget CPU

Composant	% HiFi4	% A53
8× eq_iir (3 biquads/ch)	4	–
Matrice mixin_mixout	5–8	–
multiband_drc stéréo	10	–
volume + drc limiter	2	–
Pipelines + IPC SOF	5	–
alsaloop × bridges (USB+FX)	–	8–12
JACK + 4 LV2 FX (A53)	–	20–30
NPU service + UI	–	10–15
Total estimé	25–30 %	40–55 %

Marge confortable côté DSP, charge A53 soutenable (~ 1 cœur sur 4 en moyenne).

4.5 Avantages et inconvénients

Avantages	Inconvénients
Contrainte 10 ms tenue	Topology SOF moyenne complexité (~ 200 lignes m4)
Phase 1 déployable en ~ 2 semaines (3 PCMs seulement)	Matrice en DSP = ajout de voies = rebuild firmware
Effets send dans écosystème LV2 mature	11 PCMs au total une fois Phase 3 finie
CPU DSP $\sim 25\%$ = large marge pour exciter/harmoniser futur	alsaloop entre gadget et DSP = 2×2 ms supplémentaires
Chaîne master toujours à latence déterministe (DSP)	
Codec TAC5212 décharge le DSP du pré-conditionnement	
Ajout phasé (mise en route incrémentale sûre)	

4.6 Verdict Archi C


Retenue. Seule architecture à tenir la contrainte 10 ms *tout en* gardant un DSP de complexité raisonnable et en réutilisant l'écosystème LV2 pour les effets.

5 Comparaison synthétique

5.1 Tableau comparatif

Critère	A — Max DSP	B — Min DSP	C — Équilibrée
Matrice routage	DSP <code>mixin_mixout</code>	JACK (A53)	DSP <code>mixin_mixout</code>
EQ fine 8 entrées	DSP <code>eq_iir</code>	LV2 (A53)	Codec TAC + DSP léger
Chaîne master	DSP (multiband_drc + vol + drc)	LV2 (A53)	DSP
Effets send (Reverb...)	A53 (forcément)	A53	A53
NPU tap	DSP	A53 JACK capture	DSP
PCMs côté SOF	12–15	3	3→11 (phasé)
Pipelines SOF	~15	3	5→11
Latence round-trip USB	14 ms	~9–13 ms	8 ms
Latence mic→HP	4 ms	13 ms	4 ms
CPU DSP	~35 %	3 %	~ 25 %
CPU A53	~20 %	40–55 %	~40 %
Topology m4 (lignes approx)	~ 500	~ 50	~200
Ajout d'une voie	rebuild firmware	à chaud	rebuild firmware
Débogage quotidien	DSP logs only	outils Linux	mixte
Tenue contrainte 10 ms	non	non	oui

5.2 Vue d'ensemble du trade-off



5.3 Décision recommandée

→ **Architecture C (équilibrée)** pour les raisons suivantes :

1. Seule architecture tenant la contrainte **10 ms round-trip USB**.
2. Latence mic→HP la plus basse (4 ms) = monitoring live confortable pour les musiciens.
3. CPU DSP ~25 % laisse ~75 % de marge pour Phase 4 (exciter, harmonizer peut-être) sans rebâtir la topology.
4. Phase 1 minimale déployable rapidement (3 PCMs = ~100 lignes m4), puis ajout progressif en Phase 2 et 3.
5. Réutilise la puissance per-channel du TAC5212 (AGC, biquads) qui serait sinon gaspillée.
6. Garde les effets send dans LV2 (écosystème mature, tunable à chaud).

6 Glossaire

SOF	Sound Open Firmware. Framework firmware open-source qui tourne sur le DSP HiFi4 (Zephyr RTOS comme base) et gère les pipelines audio entre DMA, effets et host.
TAC5212	Codec audio 2 ADC + 4 DAC de TI, avec DSP intégré (biquads, AGC, DRC, HPF) configurable via I ² C.
TDM	Time Division Multiplexing. Mode de transport série permettant de véhiculer plusieurs canaux (8 ici) sur une paire BCLK/FSYNC/DATA.
SAI	Synchronous Audio Interface. Contrôleur i.MX8MP gérant le TDM/I ² S.
DRC	Dynamic Range Compressor (compresseur).
mixin_mixout	Composant SOF (API IPC4) permettant un routage N×M avec gain par connexion. Équivalent d'une console de mixage virtuelle.
eq_iir	Composant SOF d'égaliseur paramétrique à filtres IIR (biquads en cascade).
LV2	Standard de plugins audio Linux, successeur de LADSPA. Plugins tunables à chaud, éditeur graphique via carla/jalv.
JACK	JACK Audio Connection Kit. Serveur audio bas latence pour Linux, graphe de routage dynamique entre applications.
UAC2	USB Audio Class 2. Protocole USB pour transporter de l'audio multi-canaux 24/32-bit jusqu'à 384 kHz.
NPU	Neural Processing Unit (Vivante VIP8000 sur i.MX8MP, 2,3 TOPS en int8).
Round-trip latency / RTT	Latence aller-retour entre USB in et USB out côté DAW (ou mic in et HP out).
ASIO	Audio Stream Input/Output. Driver audio bas latence Windows, utilisé par les DAW (Reaper, Ableton, Cubase). Le gadget UAC2 se présente comme un périphérique audio USB que le driver ASIO (ASIO4ALL ou propriétaire) consomme.

*Document généré pour décision d'architecture. Le choix retenu sera reporté dans
MASTERING_PLATFORM_PLAN.md avant tout code.*