


UART TX& RX

Block diagram _



TX

يتكون من 4 مكونات اساسيه هي controller دخله كلك وهو
المسوال عن عرض valid , bucy , framer_err و ثاني حاجه
desrilizer وهو بيحول الداتا الي جايه من المرسل من serial to
parreal
اما بنسبه لل edge detector فهو بيشوف تغير الاشاره الي جايه
من i_rx
هل الاشاره, rising edge ولا falling edge
اخر حاجه ال parity controler & cheker وهو بيعمل
calculator و بيتشك
لو فيه part_err

Coding controller

IDLE, تعتمد وحدة التحكم على خمس حالات رئيسية، وهي:
START, DATA, PARITY, و STOP. تبدأ عملية الاستقبال
حيث تكون الوحدة في وضع الاستعداد لاستقبال إطار **IDLE** في حالة
تنتقل وحدة التحكم إلى start_pulse جديد. عند وصول إشارة
وتبدأ عملية التزامن مع توقيت البتات **START** حالة

Parity Calculator & Checker

- التي نتوقعها بناءً Parity تمثل قيمة الـ `expected_parity` Parity على البيانات ونوع الـ.
- المتوقعة Parity تتم مقارنة الـ `check_en` عند تفعيل المستقبل Parity مع الـ `expected_parity` `i_parity_bit`.
- `o_parity_err` إذا كانت القيمتان مختلفتين، يتم تفعيل **Parity Error** للإشارة إلى وجود.
- ويظل Parity يتم تعطيل فحص الـ `i_par_en = 0` إذا كان `o_parity_err = 0`.

deserlizer

- `shift_reg` باسم **Shift Register** يحتوي الموديول على بشكل تسلسلي. `i_rx` لاستقبال البتات القادمة من

- Shift يتم إدخال البت الجديدة إلى الـ shift_en عند تفعيل وإزاحة البتات السابقة. Register
- لنقل load_en بعد استقبال جميع بتات البيانات، يتم تفعيل out_reg إلى shift_reg البيانات من
- o_data يتم إخراج البيانات المستقبلية من خلال parallel_data.
- يتم تصفير سجلات البيانات Reset عند تفعيل الـ

Edge detector

- لعمل sync_1 و sync_2 يتم استخدام
Synchronization مع الـ i_rx لإشارة Clock، مما
Clock Domain Crossing يساعد على تقليل مشاكل الـ
- للاحتفاظ بالقيمة السابقة للإشارة i_rx_d1 يتم استخدام المتزامنة.
- عندما تنتقل الإشارة من 1 إلى Falling Edge يتم اكتشاف الـ 0.
- والذي start_pulse عند اكتشاف هذا الانتقال يتم تفعيل
ببدء استقبال UART RX Controller يُستخدم لإبلاغ وحدة
إطار جديد.

Simulation

