گزارش کار نهم آزمایشگاهِ معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجوي: 994421017

استاد راهنما: دكتر سجاد حاجىزاده

چکیده:

در این جلسه ابتدا اقداماتِ انجامشده در جلسهی گذشته بهطورِ کلی مرور و سپس مراحلِ طراحیِ نرمافزاریِ یک واحدِ محاسباتی و منطقیِ چهار بیتی دنبال شد. و در نهایت، دانشجویان با نحوهی طراحِ شماتیک در محیط نرمافزار ISE آشنا شدند.

در گزارشِ پیشرو قصد داریم مراحلِ لازم جهتِ شبیهسازیِ یک واحدِ محاسباتی و منطقیِ چهار بیتی را قدم به قدم شرح داده و نتایج آن را به کمکِ Simulator شبیهسازی کنیم.

قطعه کدی که قصد داریم با نوشتنِ آن، رفتارِ واحد محاسباتی و منطقی را شبیهسازی کنیم، از 3 قسمتِ کلی تشکیل شده که در این تصاویر گنجانده شدهاند:

Combinational Synthesis

Multi-Function ALU Verilog code 1

Combinational Synthesis

Multi-Function

ALU Verilog code 2

```
always @( a or b or f ) begin ; arithmethic
  av = 1 b0;
   im_y = 0:
   case (f)
     2'b00 :
           im_y = a + b;
           if ( im_y>5'b01111 ) ov = 1'b1;
         end
     2'b01 :
        begin
           im_y = a - b;
           if ( im_y>5'b01111 ) ov = 1'b1;
         end
      2'b10 : im_y[3:0] = a & b;
     2'b11 : im_y[3:0] = a ^ b;
     default: im_y[3:0] = 4'b0000;
   endcase
end
```

Combinational Synthesis

Multi-Function ALU Verilog code 3

```
always 8( a or b ) begin : compare
   if ( a > b ) ( a_gt_b, a_eq_b, a_lt_b ) = 3'b100;
   else if ( a < b ) { a_gt_b, a_eq_b, a_lt_b } = 3'b001;
   else { a_gt_b, a_eq_b, a_lt_b } = 3'b010;
end

assign p = ^ im_y[3:0];
assign y = oe ? im_y[3:0] : 4'bz;
endmodule</pre>
```

نتیجهی نوشتن قطعه کدِ فوق در محیط نرمافزار ISE به این شکل است:


```
| The content of the
```

حال برای ارزیابیِ عملکردِ کدهای نوشته شده، نیاز داریم که ماژولِ تست مربوط به این قطعه کد را در محیطِ نرمافزارِ ISE نوشته و سپس به کمکِ ابزارِ Simulator آن را شبیه سازی کنیم:


```
Combinational Synthesis
                           Multi-Function ALU
                                                                 initial begin
module tb_alu:
                                                                   // Initialize Imputs
                                        Testbench
   // Imputs
                                                                    4 - 11
   reg [3:0] az
                                                                    B = 72
   reg (9:01 br
                                                                    1 - 04
   reg [5:0] fr
                                                                    $10 a = 4'state ; b = c'scitt;
                                                                    $110 pe + Lr
   // Outputs
                                                                    #10 f = 11
   wire [310] ya
   wire pr
                                                                    #10 £ = 3;
   wire ov;
                                                                    $36 pe # 01
   wire a gt b;
                                                                    #10 a = 4'mouth ; h = s'muthfre = 0;
   wire a eq b:
                                                                    $10.00 + 1r
                                                                    #10 f = 12
    // Instantiate the Unit Under Test
                                                                    $10 £ - 17
   alu_@bit_uut {
                                                                    $10 5 m 15
       . a (a) .
                                                                    $10 mm = 77
       .b(b) .
                                                                    #10 a = Chillip / b = Chilloyf = br
       .f(f).
       .ce (ce) ,
                                                                    #10 ce + 1;
                                                                    #10 f = 17
       -y(y).
       -p(p).
                                                                    #10 f - 21
       -ov tov)
                                                                    $10 f = 11
       a_gt_b(a_gt_b),
                                                                    $10 m oc m18
       .a_eq_b(a_eq_b),
       -a_1t_b(a_1t_b));
```

نتیجهی نوشتن قطعه کدِ فوق در محیط نرمافزارِ ISE به شکلِ زیر است:


```
| The lift Compared to the lift of the lif
```





در نهایت با اجرای این کد در محیطِ شبیهسازی، به نتیجهی زیر دست خواهیم یافت:




برای طراحی یک شماتیک از مدارِ دلخواهمان، میتوانیم مراحلِ زیر را در محیطِ نرمافزارِ ISE دنبال کنیم:









به عنوانِ مثال، ما در اینجا مداری طراحی خواهیم کرد که شامل یک گیتِ AND، یک گیتِ OR و نیز یک گیتِ XOR است:



حال واردِ محیط شبیهسازی شده و مقادیرِ ورودی را به دلخواه تغییر میدهیم تا با اعمالِ تغییرات در جریانِ اتصالاتِ مدار، عملکردِ آن را شبیهسازی کینم:



با تکمیلِ فرآیند و ذخیرهی تغییراتِ اعمال شده، به نتیجهی زیر دست خواهیم یافت:



پایان.