گزارش کار هفتم آزمایشگاهِ معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجویی: 994421017

استاد راهنما: دكتر حاجىزاده

چکیده:

در این جلسه ابتدا اقداماتِ انجامشده در جلسهی گذشته به طور کلی مرور و سپس ادامهی برنامهنویسیِ قسمتِ مربوط به شیفترجیستر عمومی (طراحیشده به روشِ سری) پی گرفته شد.

بعد از پایانِ این بخش، توجه دانشجویان بر طراحیِ نرمافزاریِ قطعهی مالتی پلکسر معطوف گردید.

در آغازِ جلسه و در اولین قدم، دانشجویان در گروههای مختلف کد زیر را در محیط نرمافزار شبیهسازی کردند:


Sequential Circuit Description

Functional Registers Universal Shift Register

```
module shift_reg (input clk, rst, r_in, l_in, en, s1, s0,
                   inout [7:0] io);
   reg [7:0] q_int;
   assign io = (en) ? q_int : 8'bz;
   always @( posedge clk ) begin
      if ( rst )
          #5 q_int = 8'b0;
      else
         case ( {s1,s0} )
            2'b01 : // Shift right
            q_int <= { r_in, q_int[7:1] };</pre>
            2'b10 : // Shift left
            q_int <= { q_int[6:0], l_in };</pre>
            2'b11 : // Parallel load
            q_int = io;
            default : // Do nothing
            q_int <= q_int;
          endcase
      end
```

endmodule

نتیجهی پیادهسازیِ این کد در محیطِ نرمافزارِ ISE در تصویرِ زیر آورده شده:



همچنین برای ارزیابیِ عملکردِ این قطعه لازم است که ماژولِ تستِ زیر را نوشته و آن را به کمک شبیهساز اجراکنیم.


Sequential Circuit Description

Functional Registers


Universal Shift Register

```
initial begin
module tb_shift;
                                                            // Initialize Inputs
   // Inputs
                                                             clk = 0;
   reg clk;
                                                            rst = 0;
   reg rst;
                                                             r_in = 0;
   reg r_in;
                                                             l_in = 0;
   reg l_in;
                                                             en = 0;
   reg en;
                                                            sl = 0;
   reg s1;
                                                             50 = 0:
   reg s0;
                                                             #10 \text{ rst} = 1;
   // Bidirs
                                                             #20 \text{ rst} = 0; \text{ io} = 5;
   wire [7:0] io;
                                                            #40 s1 = 0; s0 = 1;
   // Instantiate the Unit Under Test (UUT)
                                                             #40 r_in = 1; en = 1;
   shift_reg uut (
       .clk(clk),
                                                             #80 io = 10;
       .rst(rst).
                                                             #40 s1 = 1; s0 = 0;
       .r_in(r_in),
                                                            #40 l in = 1;
       .1 in(1_in),
                                                             #80 s1 = 1; s0 = 1;
       .en(en),
                                                             #40 io = 12;
       .s1(s1),
                                                             #40 en = 0;
       .s0(s0),
       .io(io) );
   initial repeat (40) #20 clk = ~clk;
                                                    endmodule
```

شکل زیر حاصل نوشتن این کد در محیطِ برنامه را نشان میدهد:



در نهایت با اجرای برنامهی Simulator، به نتیجهی زیر دست خواهیم یافت:



در قسمتِ بعد، به کمکِ تصاویر و جدولهایی که در ادامه آمدهاند، ابتدا با ساختارِ کلیِ مالتی پلکسرها آشنا شده و سپس نمونهای از آنها را طراحی خواهیم کرد.

مالتى بلكسر چىست؟


«مالتی پلکسر» (Multiplexer) نوعی مدار منطقی ترکیبی است که به منظور تخصیص یکی از چندین خط ورودی به تنها یک خط خروجی مشترک طراحی شده است. اینکه کدام ورودی در خروجی قرار بگیرد، توسط یک منطق کنترلی مشخص می شود.

روشی که در آن چند سیگنال آنالوگ یا دیجیتال را از طریق تنها یک خط انتقال مشترک و در زمانها یا سرعتهای مختلف ارسال می کنند Multiplexing نامیده می شود؛ و وسیلهای که این کار را انجام می دهد مالتی پلکسر (Multiplexer)نام دارد.


در واقع مالتی پلکسر و یا به اختصار MUX ، یک مدار منطقی ترکیبی است که به گونهای طراحی شده تا یکی از خطوط ورودی را به یک خط خروجی مشترک سوئیچ کند. انتخاب سیگنال ورودی با استفاده از یک سیگنال کنترلی صورت می گیرد .هر مالتی پلکسر را می توان به صورت یک سوئیچ چرخان چندموقعیته و سریع فرض کرد، که در هر لحظه یکی از ورودی ها (کانالها) را به خروجی وصل می کند.

برای سوئیچ دادههای باینری و دیجیتالی مالتی پلکسرها را با استفاده از گیتهای منطقی سریع و به صورت یک مدار دیجیتالی طراحی می کنند. اما مالتی پلکسرهای آنالوگی نیز وجود دارند که با استفاده از ترانزیستورها، ماسفتها (MOSFET) یا رلهها ساخته می شوند و یکی از ولتاژها یا جریانهای ورودی را به خروجی سوئیچ می کنند.

Multiplexer



Continued





Ι1

0




Continued






Continued



Register Transfer Level Design with Verilog


A Multiplexer Using Basic Gates




برای طراحیِ یک مالتی پلکسر به کمکِ گیتهای اولیه، لازم است که مطابقِ دستورالعملِ شکلِ زیرِ اقدام کنیم:

Register Transfer Level Design with Verilog A Multiplexer Using Basic Gates Primitive instantiations module MultiplexerA (input a, b, s, output w); wire a_sel, b_sel, s_bar; not U1 (s_bar, s); and U2 (a_sel, a, s_bar); and U3 (b_sel, b, s); or U4 (w, a_sel, b_sel); endmodule

حاصل نوشتن این برنامه در تصویر زیر آورده شده:



برای ارزیابی عملکرد کدِ بالا، تنها کافیست دستورالعملهای ماژولِ تستِ زیر را به برنامه اضافه کنیم:



با اجراي برنامهی شبیهساز، نتیجهی نهایی بدون نقص و مشابهِ تصویر زیر خواهد بود:

