گزارش کار پنجم آزمایشگاهِ معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجوي: 994421017

استاد راهنما: دكتر حاجىزاده

چکیده:


در این جلسه ابتدا اقداماتِ انجامشده در جلسهی گذشته به طور کلی مرور و سپس با ویژگیها و اجزای مختلفِ شمارندهها آشنایی به عمل آمد.

بعد از پایانِ این بخش، دانشجویان ادامهی فرآیندِ طراحی و پیادهسازیِ شمارنده را به کمکِ قطعاتِ لچ و فلیپفلاپ و نیز محیطِ شبیهسازیِ نرمافزارِ ISE پی گرفتند.

در انتهای جلسه نیز به طور مختصر، مشخصاتِ انواع مختلفِ شیفترجیستر مورد بررسی قرار گرفتند.


شکلِ زیر ساختار کلی یک شمارنده را نشان میدهد:

شمارنده ها (Counters)



مدارِ داخلی هر کدام از بلوکهای تشکیل دهنده ی این شمارنده در شکل زیر آورده شده است:


مدار داخلی هر بلوک



برای طراحیِ چنین مداری به کمکِ زبانِ Verilog، نیاز داریم که ابتدا یک قطعه SR-Latch را مطابقِ برنامهی زیر شبیهسازی کنیم:

Basic Memory Components All NAND Clocked SR-Latch


تصویر زیر حاصل نوشتن کد بالا در محیط نرمافزارِ ISE را نشان میدهد:



یکی دیگر از قطعاتی که برای طراحی هر کدام از بلوکهای یک شمارنده به آن احتیاج داریم، D Flip-Flop نام دارد. کدِ زبر به منظور طراحی چنین قطعهای نوشته شده است:

Basic Memory Components Master-Slave D Flip-Flop


تصویر زیر حاصل نوشتن کد بالا در محیط نرمافزار ISE را نشان میدهد:




در نهایت لازم است که کدهای اجراییِ مربوط به قطعهی JK Flip-Flop را مطابقِ تصویرِ زیر بنویسیم:

```
1
  `timescale lns / lps
// Company:
3
4 // Engineer:
5 //
6 // Create Date:
                18:41:42 11/20/2022
7 // Design Name:
  // Module Name:
8
  // Project Name:
10 // Target Devices:
11 // Tool versions:
12 // Description:
13 //
14 // Dependencies:
  //
15
16 // Revision:
  // Revision 0.01 - File Created
17
  // Additional Comments:
18
  20
21 module JK(input j,k,clk, output q,qb);
22 wire and1, and2, or1;
23
24 and (andl, j, qb);
25 and (and2, ~k, q);
26 or (orl, andl, and2);
27
28 masterSlaveD
29 master(or1, and1, and2);
30
32 endmodule
33
```

دقت کنید که در این کد، توابع نوشته شده برای D Flip-Flop یا بخشهای master فراخوانی شدهاند. در انتها برای ارزیابی عملکردِ کدهای نوشته شده، قطعه کدِ تستِ زیر را نوشته و کلِ برنامه را در محیطِ Simulation شبیه سازی می کنیم:




حاصلِ نوشتن ماژولهای مربوط به قسمتِ Test و اجرای شبیهسازی، در تصویرِ زیر آورده شده:



در انتها، به طورِ کوتاه به معرفیِ انواعِ مختلف شیفترجیسترها میپردازیم. در جلسهی بعدی، به طور مفصل دربارهی این قطعات بحث و گفتگو خواهیم کرد. شکلِ زیر ساختارِ کلیِ این قطعات را نشان میدهد:

شیفت رجیستر (Shift Register)



این قطعات، چهار مدِ کاری مختلف دارند که در تصویرِ زیر به آنها پرداخته شده است:

مدهای کاری شیفت رجیسترها:

- ورودی سربیال-خروجی موازی (Serial-in to Parallel-out) یا SIPO
 - ورودی سربیال-خروجی سربیال (Serial-in to Serial-out) یا SISO
- ورودی موازی-خروجی سربیال (Parallel-in to Serial-out) یا PISO
- ورودی موازی-خروجی موازی (Parallel-in to Parallel-out) یا PIPO یا .