

## گزارش کار سوم آزمایشگاه معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجویی: 994421017

استاد راهنما: دکتر حاجی زاده

چکیده:


در این جلسه ابتدا اقدامات انجام شده در جلسه‌ی گذشته به طور کلی مرور و سپس با اجزای تشکیل دهنده‌ی انواع مختلف دیکودر و بردهای سون سگمنت آشنایی به عمل آمد.

بعد از پایان این بخش، دانشجویان طراحی و پیاده سازی بردهای سون سگمنت به کمک زبان سطح بالای Verilog را در گروه‌های 2 نفره آغاز کردند.

در ادامه ابتدا به معرفی کلی دیکودرها و بردهای سون سگمنت پرداخته و به کمک چند تصویر و جدول، با ویژگی‌های مختلف آن‌ها آشنا می‌شویم.



شکل زیر ترتیب اتصال گیت‌های مختلف برای طراحی و ساخت یک دیکودر 3 به 8 را نشان می‌دهد:



### Decoder




برای شبیه‌سازی این نوع از دیکودرها به کمک زبان برنامه‌نویسی Verilog همچون گذشته این بار هم پس از اجرای برنامه‌ی ISE، ابتدا پروژه‌ی جدیدی تعریف کرده و سپس یک فایل Source به آن اضافه می‌کنیم.

مراحل انجام این کار در تصاویر زیر آورده شده‌اند:







اولین قطعه کدی که برای طراحی یک دیکودر نیاز به اجرای آن داریم در تصویر زیر آورده شده:



تصویر زیر نیز نشان‌دهنده‌ی کدهای مورد نیاز برای ارزیابی و تست کردن عملکرد برنامه است:




سپس با کامپایل کردن برنامه و اجرای قطعه‌ی تست به نتایج زیر دست می‌یابیم:



در قسمت بعدی این گزارش ابتدا به طور مختصر، با قطعات سون‌سگمنت آشنا می‌شویم. تصاویر زیر ساختار این قطعات و شیوه‌ی طراحی آن‌ها به کمک گیت‌های منطقی را نشان می‌دهند:

## Seven segment

### • Structure



سگمنت‌های نمایشگر							کاراکتر
a	b	c	d	e	f	g	متناظر
x	x	x	x	x	x	x	0
	x	x					1
x	x		x	x		x	2
x	x	x	x			x	3
	x			x	x		4
x		x	x		x	x	5
x		x	x	x	x	x	6
x	x	x					7


سگمنت‌های نمایشگر							کاراکتر
a	b	c	d	e	f	g	متناظر
x	x	x	x	x	x	x	8
x	x	x	x		x	x	9
x	x	x		x	x	x	A
		x	x	x	x	x	b
x			x	x	x		C
	x	x	x	x		x	d
x			x	x	x	x	E
x				x	x	x	F

## Binary Coded Decimal(BCD)

دهدهی	الگوی باینری				BCD
	8	4	2	1	
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7

دهدهی	الگوی باینری				BCD
	8	4	2	1	
8	1	0	0	0	8
9	1	0	0	1	9
10	1	0	1	0	Invalid
11	1	0	1	1	Invalid
12	1	1	0	0	Invalid
13	1	1	0	1	Invalid
14	1	1	1	0	Invalid
15	1	1	1	1	Invalid

## BCD decoding to seven segment




همانطور که قبلاً اشاره شد، برای طراحی و پیاده‌سازی انواع مختلف دیکودر به کمک زبان برنامه‌نویسی Verilog روش‌های مختلفی وجود دارد.

در این قسمت با استفاده از مفاهیم Case و عبارت‌های شرطی و استفاده از حلقه‌ها به عنوان عملگرهای اصلی، یک دیکودر 2 به چهار را شبیه‌سازی خواهیم کرد.

## Assign Statements

### Nested Condition Operations

#### Describing a Decoder



## Assign Statements

### Nested Condition Operations

#### Describing a Decoder

```
`timescale 1ns/100ps

module dcd2_4 (input a, b, output d0, d1, d2, d3 );
    assign
        {d3, d2, d1, d0} = ( {a, b} == 2'b00 ) ? 4'b0001 :
                           ( {a, b} == 2'b01 ) ? 4'b0010 :
                           ( {a, b} == 2'b10 ) ? 4'b0100 :
                           ( {a, b} == 2'b11 ) ? 4'b1000 :
                           4'b0000;
endmodule
```

# Assign Statements

## Nested Condition Operations

### Test for Decoder

```
module test_dcd;

    // Inputs
    reg a;
    reg b;
    // Outputs
    wire d0;
    wire d1;
    wire d2;
    wire d3;
    // Instantiate the Unit Under Test
    dcd2_4 uut (
        .a(a),
        .b(b),
        .d0(d0),
        .d1(d1),
        .d2(d2),
        .d3(d3)
    );

    initial begin
        // Initialize Inputs
        a = 0;
        b = 0;
        #50 a = 0; b = 1;
        #50 a = 1; b = 0;
        #50 a = 1; b = 1;
        // Wait 100 ns for global reset
        #100;
        // Add stimulus here
    end
endmodule
```

# Assign Statements

## Procedural case statement

### Decoder Using case Statement

```
module dcd2_4 (input a, b, output reg d0, d1, d2, d3 );

    always @(a, b) begin
        case ( { a, b } )
            2'b00 : { d3, d2, d1, d0 } = 4'b0001;
            2'b01 : { d3, d2, d1, d0 } = 4'b0010;
            2'b10 : { d3, d2, d1, d0 } = 4'b0100;
            2'b11 : { d3, d2, d1, d0 } = 4'b1000;
            default: { d3, d2, d1, d0 } = 4'b0000;
        endcase
    end
endmodule
```



# Assign Statements

## Procedural case statement


### Decoder Using case Statement

```
module test_dcd;


    // Inputs
    reg a;
    reg b;
    // Outputs
    wire d0;
    wire d1;
    wire d2;
    wire d3;
    // Instantiate the Unit Under Test
    dcd2_4 uut (
        .a(a),
        .b(b),
        .d0(d0),
        .d1(d1),
        .d2(d2),
        .d3(d3)
    );

    initial begin
        // Initialize Inputs
        a = 0;
        b = 0;
        #50 a = 0; b = 1;
        #50 a = 1; b = 0;
        #50 a = 1; b = 1;
        // Wait 100 ns for global reset
        #100;
        // Add stimulus here
    end
endmodule
```


حاصل نوشتن برنامه‌های فوق در یک فایل Source جدید، در شکل زیر نشان داده شده است:



پیش از تکمیل کردن مرحله‌ی کامپایل و اجرای شبیه‌سازی، لازم است که کدهای مورد نیاز برای ارزیابی و تست عملکرد برنامه را نیز در یک فایل جداگانه بنویسیم:



با کامپایل شدن و سپس اجرای فایل در یک محیط شبیه‌سازی، به نتیجه‌ی زیر خواهیم رسید:



پایان.