## گزارش کارِ اولِ آزمایشگاهِ معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجوي: 994421017


استاد راهنما: دكتر حاجىزاده

#### چکیده:

در جلسهی نخستِ درسِ آزمایشگاهِ معماریِ کامپیوتر، دربارهی ساختارِ درونی و بیرونیِ نیمجمع کنندهها و تمام جمع کنندهها و تمام جمع کنندهها و تمام جمع کنندهها و تمام جمع کنندهها بحث شد و همچنین بخشِ دیگری از زمانِ کلاس جهتِ آشناییِ کلی با محیط نرمافزارِ ISE و دستوراتِ ابتداییِ زبان سطح بالای Verilog صرف شد.

در گزارشِ پیشرو بنا داریم ابتدا نگاهی گذرا به ساختارِ کلی نیمجمع کنندهها و تمامجمع کنندهها انداخته و سپس به شرح اقداماتِ انجامشده در محیطِ نرمافزارِ ISE برای ذخیره و تست کردن چند خط کد بپردازیم.


تصویرها و جداول زیر ساختارِ کلیِ انواعِ جمع کننده ها را نشان می دهند که پیش از این در درس مدارهای منطقی با آنها آشنا شده ایم:






A	В	C	S	
0	0	0	0	0 + 0 = 0
0	1	0	1	0 + 1 = 1
1	0	0	1	1 + 0 = 1
1	1	1	0	1+1=10

# تمام جمع کننده(Full adder)





C-in	В	Α	Sum	C-out
О	О	О	О	О
О	О	1	1	О
О	1	О	1	О
О	1	1	О	1
1	О	О	1	О
1	О	1	О	1
1	1	О	О	1
1	1	1	1	1



3


### ادامه







4

هنگام اضافه کردن یک پروژهی جدید به نرمافزار، ابتدا پارامترها بر اساسِ سختافزارِ هدف تعیین کرده و به این شکل پروژهی جدیدی را تعریف می کنیم:








در مرحلهی بعد ابتدا ساختاری را که قصد داریم به کمکِ نرمافزارِ ISE طراحی کنیم، بررسی کرده و برای پیادهسازیِ کدهای مربوط به آن وارد عمل میشویم:

### **Gate Level Logic**

# Gate Primitives Majority Circuit



### **Gate Level Logic**

## **Gate Primitives**

### **Majority Circuit**

```
module maj3 (a, b, c, y);
  input a, b, c;
  output y;
  wire im1, im2, im3;


and #(2, 4)
    ( im1, a, b ),
    ( im2, b, c ),
    ( im3, c, a );
  or #(3, 5) (y, im1, im2, im3);
```

endmodule

### **Assign Statements**

# Bitwise operators maj3 with assign Statement

```
`timescale 1ns/100ps
module maj3 (input a, b, c, output y);
   assign #(4) y = ( a & b ) | ( b & c ) | ( a & c );
endmodule
```



قطعه کدهای زیر برای تستِ ماژولِ طراحی شده به کار رفته و رفتار و عملکرد آن را در یک محیطِ جدید شبيهسازي ميكنند:

module test\_maj;

// Inputs

// Outputs

.a(a), .b(b),

.c(c), .y(y));

wire y;

reg b; reg c;

### **Gate Level Logic Gate Primitives Test for Majority Circuit** initial begin // Initialize Inputs a = 0; b = 0; c = 0; #20 a = 1;#5 b = 1; #20 a = 0; b = 0; c = 0;#20 a = 1;// Instantiate the Unit Under Test (UUT) #5 c = 1; #20 a = 0; b = 0; c = 0;

#20 b = 1;

#5 c = 1;

endmodule

#20 a = 0; b = 0; c = 0;

```
Instances and Processes

Simulation Objects for test2

Simulation Objects for test2

Simulation Objects for test2
 ← III → E Instanc... E Memory Source... ←
 Console Complation Log 

Breakpoints 

Find in Files Results 


Search Results
```

در مرحلهی آخر قصد داریم به کمک این نرمافزار، یک گیتِ XOR را مشابهِ ساختارِ زیر طراحی کنیم:

### **Gate Level Logic**

### Three input XOR

### **XOR Circuit**



## **Gate Level Logic**

### Three input XOR

#### **XOR Circuit**

```
module xor3_mtm (input a, b, c, output y);
wire a_, b_, c_;
wire im1, im2, im3, im4;

not #(1:3:5, 2:4:6)
    (a_, a),
    (b_, b),
    (c_, c);
nand #(2:4:6, 3:5:7)
    (im1, a_, b_, c),
    (im2, a_, b, c_),
    (im3, a, b_, c_),
    (im4, a, b, c);
nand #(2:4:6, 3:5:7) (y, im1, im2, im3, im4);
endmodule
```

### **Assign Statements**

# Bitwise operators xor3 with assign Statement

```
`timescale 1ns/100ps

module xor3 (input a, b, c, output y);
   assign y = a ^ b ^ c;
endmodule
```

