## گزارش کارِ سومِ آزمایشگاهِ معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجوي: 994421017

استاد راهنما: دكتر حاجىزاده

#### چکیده:


در این جلسه ابتدا اقداماتِ انجامشده در جلسهی گذشته بهطورِ کلی مرور و سپس با اجزای تشکیلدهندهی انواع مختلف دیکودر و بردهای سونسگمنت آشنایی به عمل آمد.


بعد از پایانِ این بخش، دانشجویان طراحی و پیادهسازیِ بردهای سونسگمنت به کمک زبانِ سطحبالای Verilog را در گروههای 2 نفره آغاز کردند.

در ادامه ابتدا به معرفی کلیِ دیکودرها و بردهای سونسگمنت پرداخته و به کمک چند تصویر و جدول، با ویژگیهای مختلف آنها آشنا میشویم.

شکل زیر ترتیب اتصال گیتهای مختلف برای طراحی و ساخت یک دیکودر 3 به 8 را نشان میدهد:


### Decoder







برای شبیهسازیِ این نوع از دیکودرها به کمک زبان برنامهنویسیِ Verilog همچون گذشته این بار هم پس از اجرای برنامهی ISE، ابتدا پروژهی جدیدی تعریف کرده و سپس یک فایلِ Source به آن اضافه می کنیم.


مراحلِ انجامِ این کار در تصاویرِ زیر آورده شدهاند:









اولین قطعه کدی که برای طراحی یک دیکودر نیاز به اجرای آن داریم در تصویر زیر آورده شده:



تصویر زیر نیز نشان دهنده ی کدهای مورد نیاز برای ارزیایی و تست کردن عملکرد برنامه است:




سپس با کامپایل کردن برنامه و اجرای قطعهی تست به نتایج زیر دست میابیم:



در قسمتِ بعدیِ این گزارش ابتدا به طور مختصر، با قطعاتِ سونسگمنت آشنا می شویم. تصاویرِ زیر ساختارِ این قطعات و شیوه ی طراحیِ آنها به کمک گیتهای منطقی را نشان می دهند:

## Seven segment



Structure




	ئىگر	نمايد	فای	ښته	سگه		كاراكتر	سگمنتهای نمایشگر							كاراكتر
a	b	с	d	e	f	g	متناظر	a	b	с	d	e	f	g	متناظر
×	×	×	×	×	×		0	×	×	×	×	×	×	×	8
	×	×					1	×	×	×	×		×	×	9
×	×		×	×		×	2	×	×	×		×	×	×	A
×	×	×	×			×	3			×	×	×	×	×	b
	×	×			×	×	4	×			×	×	×		С
×		×	×		×	×	5		×	×	×	×		×	d
×		×	×	×	×	×	6	×			×	×	×	×	Е
×	×	×					7	×				×	×	×	F

## Binary Coded Decimal(BCD)

دهدهی		باينرى	گوی	ال	BCD	دهدهی		باينرى	BCD		
	8	4	2	1	ВСВ	كستسى	8	4	2	1	BCD
О	0	0	0	0	0	8	1	0	0	0	8
1	0	0	0	1	1	9	1	0	0	1	9
2	0	0	1	0	2	10	1	0	1	0	Invalid
3	0	0	1	1	3	11	1	0	1	1	Invalid
4	0	1	0	0	4	12	1	1	0	0	Invalid
5	0	1	0	1	5	13	1	1	0	1	Invalid
6	0	1	1	0	6	14	1	1	1	0	Invalid
7	0	1	1	1	7	15	1	1	1	1	Invalid

## BCD decoding to seven segment




همانطور که قبلا اشاره شد، برای طراحی و پیادهسازیِ انواعِ مختلفِ دیکودر به کمک زبان برنامهنویسیِ Verilog روشهای مختلفی وجود دارد.

در این قسمت با استفاده از مفاهیم Case و عبارتهای شرطی و استفاده از حلقهها به عنوانِ عملگرهای اصلی، یک دیکودر 2 به چهار را شبیهسازی خواهیم کرد.

### **Assign Statements**

# Nested Condition Operations Describing a Decoder



### **Assign Statements**

# Nested Condition Operations Describing a Decoder

## **Assign Statements**

### **Nested Condition Operations**

#### **Test for Decoder**

```
module test dcd;
                                              initial begin
                                                 // Initialize Inputs
   // Inputs
                                                 a = 0;
   reg a;
                                                 b = 0;
   reg b;
                                                  #50 a = 0; b = 1;
   // Outputs
                                                  #50 a = 1; b = 0;
   wire d0;
                                                  #50 a = 1; b = 1;
   wire d1;
                                                  // Wait 100 ns for global reset
                                                  #100;
   wire d3;
                                                  // Add stimulus here
   // Instantiate the Unit Under Test
                                         endmodule
       .a(a),
        .b(b),
        .d0(d0),
       .d1(d1).
       .d2(d2),
        .d3(d3)
```

### **Assign Statements**

### Procedural case statement Decoder Using case Statement

```
module dcd2_4 (input a, b, output reg d0, d1, d2, d3 );
    always @(a, b) begin
    case ( { a, b } )
        2'b00 : { d3, d2, d1, d0 } = 4'b0001;
        2'b01 : { d3, d2, d1, d0 } = 4'b0010;
        2'b10 : { d3, d2, d1, d0 } = 4'b0100;
        2'b11 : { d3, d2, d1, d0 } = 4'b1000;
        default: { d3, d2, d1, d0 } = 4'b0000;
        endcase
    end
```


## **Assign Statements**

### Procedural case statement


### **Decoder Using case Statement**

```
module test_dcd;
   // Inputs
   reg a;
                                              initial begin
   reg b:
                                                  // Initialize Inputs
    // Outputs
                                                  a = 0;
   wire d0:
                                                  b = 0;
   wire d1;
                                                  #50 a = 0; b = 1;
    wire d2;
                                                  #50 a = 1; b = 0;
                                                  #50 a = 1; b = 1;
    // Instantiate the Unit Under Test
                                                  // Wait 100 ns for global reset
    dcd2 4 uut (
                                                  #100;
                                                  // Add stimulus here
        .b(b),
        .d0(d0),
                                          endmodule
        .d1(d1),
       .d2 (d2),
        .d3 (d3)
```


حاصل نوشتن برنامههای فوق در یک فایلِ Source جدید، در شکل زیر نشان داده شده است:



پیش از تکمیل کردن مرحلهی کامپایل و اجرای شبیهسازی، لازم است که کدهای مورد نیاز برای ارزیابی و تستِ عملکرد برنامه را نیز در یک فایل جداگانه بنویسیم:



با کامپایل شدن و سپس اجرای فایل در یک محیط شبیهسازی، به نتیجهی زیر خواهیم رسید:



پایان.