

گزارش کار اول آزمایشگاه معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجویی: 994421017

استاد راهنما: دکتر حاجی زاده


چکیده:

در جلسه‌ی نخست درس آزمایشگاه معماری کامپیوتر، درباره‌ی ساختار درونی و بیرونی نیم جمع کننده‌ها و تمام جمع کننده‌ها بحث شد و همچنین بخشی دیگری از زمان کلاس جهت آشنایی کلی با محیط نرم افزار ISE و دستورات ابتدایی زبان سطح بالای Verilog صرف شد.

در گزارش پیش رو بنا داریم ابتدا نگاهی گذرا به ساختار کلی نیم جمع کننده‌ها و تمام جمع کننده‌ها انداخته و سپس به شرح اقدامات انجام شده در محیط نرم افزار ISE برای ذخیره و تست کردن چند خط کد پردازیم.


تصویرها و جداول زیر ساختار کلی انواع جمع کننده‌ها را نشان می‌دهند که پیش از این در درس مدارهای منطقی با آنها آشنا شده‌ایم:

نیمه جمع کننده (Half adder)




A	B	C	S	
0	0	0	0	$0+0=0$
0	1	0	1	$0+1=1$
1	0	0	1	$1+0=1$
1	1	1	0	$1+1=10$

تمام جمع کننده (Full adder)





C-in	B	A	Sum	C-out
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1





3



ادامه





4

هنگام اضافه کردن یک پروژه جدید به نرم افزار، ابتدا پارامترها بر اساس سخت افزار هدف تعیین کرده و به این شکل پروژه جدیدی را تعریف می کنیم:








در مرحله‌ی بعد ابتدا ساختاری را که قصد داریم به کمک نرم‌افزار ISE طراحی کنیم، بررسی کرده و برای پیاده‌سازی کدهای مربوط به آن وارد عمل می‌شویم:

Gate Level Logic

Gate Primitives

Majority Circuit



Gate Level Logic

Gate Primitives

Majority Circuit

```
module maj3 (a, b, c, y);
    input a, b, c;
    output y;
    wire im1, im2, im3;

    and #(2, 4)
        ( im1, a, b ),
        ( im2, b, c ),
        ( im3, c, a );
    or #(3, 5) (y, im1, im2, im3);

endmodule
```


Assign Statements

Bitwise operators

maj3 with assign Statement

```
`timescale 1ns/100ps

module maj3 (input a, b, c, output y);
    assign #(4) y = ( a & b ) | ( b & c ) | ( a & c );
endmodule
```




Gate Level Logic

Gate Primitives

Test for Majority Circuit

```
module test_maj;
    // Inputs
    reg a;
    reg b;
    reg c;
    // Outputs
    wire y;
    // Instantiate the Unit Under Test (UUT)
    maj3 uut (
        .a(a),
        .b(b),
        .c(c),
        .y(y));
endmodule


initial begin
    // Initialize Inputs
    a = 0; b = 0; c = 0;
    #20 a = 1;
    #5 b = 1;
    #20 a = 0; b = 0; c = 0;
    #20 a = 1;
    #5 c = 1;
    #20 a = 0; b = 0; c = 0;
    #20 b = 1;
    #5 c = 1;
    #20 a = 0; b = 0; c = 0;
end
endmodule
```



در مرحله‌ی آخر قصد داریم به کمک این نرم‌افزار، یک گیت XOR را مشابه ساختار زیر طراحی کنیم:

Gate Level Logic

Three input XOR XOR Circuit



Gate Level Logic

Three input XOR XOR Circuit

```
module xor3_mtm (input a, b, c, output y);  
  wire a_, b_, c_;  
  wire im1, im2, im3, im4;  
  
  not #(1:3:5, 2:4:6)  
    ( a_, a ),  
    ( b_, b ),  
    ( c_, c );  
  nand #(2:4:6, 3:5:7)  
    ( im1, a_, b_, c ),  
    ( im2, a_, b, c_ ),  
    ( im3, a, b_, c_ ),  
    ( im4, a, b, c );  
  nand #(2:4:6, 3:5:7) (y, im1, im2, im3, im4);  
  
endmodule
```

Min : type : Max Delay

Assign Statements

Bitwise operators

xor3 with assign Statement

```
`timescale 1ns/100ps

module xor3 (input a, b, c, output y);
    assign y = a ^ b ^ c;
endmodule
```

