

## گزارش کار دوم آزمایشگاه معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجویی: 994421017

استاد راهنما: دکتر حاجی زاده

چکیده:


در این جلسه ابتدا اقدامات انجام شده در جلسه‌ی گذشته به طور کلی مرور و سپس به طراحی و پیاده سازی تعدادی نیم جمع کننده و تمام جمع کننده پرداخته شد.



برای طراحی این مدارها در محیط نرم افزار ISE از عملگر Bitwise و ساختار سلسله مراتبی نیز استفاده شد.

همچنین، مطابق طراحی های جلسه‌ی گذشته، برای بررسی عملکرد این برنامه ها هم تعدادی فایل تست نوشته و اجرا شدند. در طول این گزارش کار اقدامات انجام شده در طول جلسه را قدم به قدم و با ذکر جزئیات مرور خواهیم کرد.

همچون گذشته این بار هم پس از اجرای برنامه‌ی ISE، ابتدا پروژه‌ی جدیدی تعریف کرده و سپس یک فایل Source به آن اضافه می کنیم.

مراحل انجام این کار در تصاویر زیر آورده شده اند.





اولین قطعه کدی که برای طراحی یک adder نیاز به اجرای آن داریم در تصویر زیر آورده شده:

## Assign Statements

### Bitwise operators

#### Add 1 bit with assign Statement

```
`timescale 1ns/100ps

module add_1bit (input a, b, ci, output s, co);

    assign #(10) s = a ^ b ^ ci;
    assign #(8) co = ( a & b ) | ( b & ci ) | ( a & ci );

endmodule
```

قطعه کد زیر نیز، شکل دیگری از پیاده‌سازی این مفهوم است:

## Assign Statements


### Bitwise operators

#### Full Adder Using Concatenation


```
`timescale 1ns/100ps

module add_1bit (input a, b, ci, output s, co);
    assign #(3, 4) {co, s} = {(a & b) | (b & ci) | (a & ci), a^b^ci};
endmodule
```

حال لازم است یکی از کدهای بالا را انتخاب کرده و آن را در Source ایجاد شده برای پروژه‌ی جدید بنویسیم:




سپس با کامپایل کردن برنامه و اجرای قطعه‌ی تست به نتایج زیر دست می‌یابیم:





شکلی بعد، پیاده‌سازی این کد درون نرم‌افزار ISE را نشان می‌دهد:



پس از نوشتن این قطعه کد، لازم است بار دیگر برای ارزیابی عملکرد آن یک فایل تست مجزا بنویسیم. فایل‌های که کدهای آن در شکلی زیر آورده شده‌اند:

## Hierarchical Structures

### Vector declarations

#### A 4-bit Adder by Wiring Four Full Adders

```
module test_add4;
    // Inputs
    reg [3:0] a;
    reg [3:0] b;
    reg ci;
    // Outputs
    wire [3:0] s;
    wire co;
    // Instantiate the Unit Under Test (UUT)
    add_4bit uut (
        .a(a),
        .b(b),
        .ci(ci),
        .s(s),
        .co(co));
endmodule

initial begin
    // Initialize Inputs
    a = 0;
    b = 0;
    ci = 0;
    #50 a = 4'b1010; b = 4'b1001;
    #50 a = 4'b0010; b = 4'b1001;
    #50 a = 4'b1011; b = 4'b1101; ci = 1;
    // Wait 100 ns for global reset to finish
    #100;
    // Add stimulus here
end
endmodule
```

در نهایت، فایلِ تستِ جدید را ساخته و عملکرد برنامه را در محیط Simulation یا شبیه‌سازی، ارزیابی می‌کنیم:

```
5 // Engineer:
6 //
7 // Create Date:    01:57:01 01/01/2016
8 // Design Name:    four_bit_adder
9 // Module Name:    C:/Users/PC/Desktop/Mobi/fiurbitadder/test44.v
10 // Project Name:   fiurbitadder
11 // Target Device:
12 // Tool versions:
13 // Description:
14 //
15 // Verilog Test Fixture created by ISE for module: four_bit_adder
16 //
17 // Dependencies:
18 //
19 // Revision:
20 // Revision 0.01 - File Created
21 // Additional Comments:
22 //
23 ///////////////////////////////////////////////////////////////////
24
25 module test44;
26     reg [3:0] a;
27     reg [3:0] b;
28     reg ci;
29     wire [3:0] s;
30     wire co;
31     add_4bit(
32         .a(a),
33         .b(b),
34         .ci(ci),
35         .s(s),
36         .co(co));
37     initial begin
38         a = 0;
39         b = 0;
40         ci = 0;
41         #50 a = 4'b1010; b = 4'b1001;
42         #50 a = 4'b0010; b = 4'b1001;
43         #50 a = 4'b1011; b = 4'b1101; ci=1;
44         #100
45     end
46 end
47
48
49 endmodule
50
51
```

پایان.