

## گزارش کار ششم آزمایشگاه معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجویی: 994421017

استاد راهنما: دکتر حاجی زاده

چکیده:


در این جلسه ابتدا اقدامات انجام شده در جلسه‌ی گذشته به طور کلی مرور و سپس با ویژگی‌ها و اجزای مختلف شمارنده‌ها آشنایی به عمل آمد.

بعد از پایان این بخش، دانشجویان ادامه‌ی فرآیند طراحی شمارنده را به کمک محیط شبیه‌سازی نرم افزار ISE پی گرفتند.

در جلسه‌ی گذشته با خصوصیات انواع شیفت رجیسترها آشنا شده بودیم. در ادامه به معرفی یکی از معروف‌ترین و پرکاربردترین شیفت رجیسترها می‌پردازیم:

تصویر زیر خصوصیات کلی یک شیفت رجیستر را نشان می‌دهد:

### شیفت رجیستر عمومی (Universal)



74LS194

نوع رجیستر	$S_2$	$S_1$
نگهدار	0	0
شیفت به راست	1	0
شیفت به چپ	0	1
مد موازی	1	1

قطعه کدی که قصد داریم در مرحله‌ی نخست، دستورات آن را برنامه‌نویسی کنیم در تصویر زیر آورده شده است:


## Sequential Circuit Description

### Memory vectors and arrays


### A Sizable Register

```
`timescale 1ns/100ps
module sizable_reg #(size) ( input [size-1:0] d, input clk, rst,
                             output reg [size-1:0] q );
    always @( posedge clk, negedge rst )
    begin
        if( ~rst )
            #4 q <= 0;
        else
            #4 q <= d;
    end
endmodule
```


حاصل نوشتن این برنامه در نرم‌افزار ISE در شکل زیر آورده شده:



قطعه کد زیر مازول نوشته شده برای تست کردن شیفت رجیستر را نشان می دهد:



حاصل اجرای کدهای نوشته شده و شبیه سازی آن ها به کمک نرم افزار ISE در تصویر زیر آورده شده:



در قسمت بعد، لازم است که به کمک کدهای زیر، عملکرد شمارنده را شبیه‌سازی کنیم:


## Sequential Circuit Description

### Separate register & combinational blocks


### Up-Down Counter

```
module counter (input [3:0] d_in, input clk, rst, ld, u_d,
                output reg [3:0] q);
    always @(posedge clk) begin
        if( rst )
            q = 4'b0000;
        else if( ld )
            q = d_in;
        else if( u_d )
            q = q + 1;
        else
            q = q - 1;
    end
endmodule
```


حاصل نوشتن این کد، در شکلی زیر آورده شده:




برای تست کردن ماژول فوق، کدهای زیر را نوشته و شبیه‌سازی را آغاز می‌کنیم:




تصویر زیر، نتیجه‌ی اجرای شبیه‌سازی را به نمایش می‌گذارد:




با بزرگنمایی همان صفحه و در نظر گرفتن هر کدام از ورودی‌ها و خروجی‌ها به تصویر زیر دست می‌یابیم:




آخرین قطعه‌ی لازم برای تکمیل کردنِ شیفتر رجیستر، محتویاتِ تصویر زیر است:



در ادامه نوبت به نوشتنِ ماژولِ تست و ارزیابی عملکردِ کدهای نوشته‌شده می‌رسد:



در نهایت، با اجرای Simulation به نتیجه‌ی زیر دست خواهیم یافت:



پایان.