### گزارش کار دوم آزمایشگاهِ معماری کامپیوتر

تهیه و تنظیم: مبین خیبری

شماره دانشجوي: 994421017

استاد راهنما: دكتر حاجىزاده

#### چکیده:


در این جلسه ابتدا اقداماتِ انجامشده در جلسهی گذشته بهطورِ کلی مرور و سپس به طراحی و پیادهسازیِ تعدادی نیمجمعکننده و تمامجمعکننده پرداخته شد.


برای طراحِ این مدارها در محیطِ نرمافزارِ ISE از عملگر Bitwise و ساختارِ سلسلهمراتبی نیز استفاده شد.


همچنین، مطابقِ طراحیهای جلسهی گذشته، برای بررسیِ عملکرد این برنامهها هم تعدادی فایلِ تست نوشته و اجرا شدند. در طول این گزارشکار اقداماتِ انجامشده در طول جلسه را قدم به قدم و با ذکر جزئیات مرور خواهیم کرد.

همچون گذشته این بار هم پس از اجرای برنامهی ISE، ابتدا پروژهی جدیدی تعریف کرده و سپس یک فایل Source به آن اضافه میکنیم.

مراحلِ انجامِ این کار در تصاویر زیر آورده شدهاند.







اولین قطعه کدی که برای طراحی یک adder نیاز به اجرای آن داریم در تصویر زیر آورده شده:

### **Assign Statements**

# Bitwise operators Add 1 bit with assign Statement

```
`timescale 1ns/100ps
module add_1bit (input a, b, ci, output s, co);
   assign #(10) s = a ^ b ^ ci;
   assign #(8) co = ( a & b ) | ( b & ci ) | ( a & ci );
endmodule
```


قطعه کد زبر نیز، شکل دیگری از پیادهسازی این مفهوم است:

### **Assign Statements**


# Bitwise operators Full Adder Using Concatenation


```
`timescale 1ns/100ps
module add_1bit (input a, b, ci, output s, co);
   assign #(3, 4) {co, s} = {(a & b) | (b & ci) | (a & ci), a^b^ci};
endmodule
```

حال لازم است یکی از کدهای بالا را انتخاب کرده و آن را در Source ایجادشده برای پروژهی جدید بنونسیم:




سپس با کامپایل کردن برنامه و اجرای قطعهی تست به نتایج زیر دست می یابیم:






در مرحلهی بعد قصد داریم همان ساختارِ جمع کنندهی سابق را برای 4 بیت پیادهسازی کنیم. کدها و مفاهیم مورد بررسی در شکل زیر آورده شدهاند:



شكل بعد، پيادهسازي اين كد درونِ نرمافزارِ ISE را نشان ميدهد:



پس از نوشتنِ این قطعه کد، لازم است بار دیگر برای ارزیابیِ عملکرد آن یک فایلِ تستِ مجزا بنویسیم. فایلی که کدهای آن در شکل زیر آورده شدهاند:

#### **Hierarchical Structures Vector declarations** A 4-bit Adder by Wiring Four Full Adders module test add4; // Inputs // Initialize Inputs reg [3:0] a; a = 0;reg [3:0] b; b = 0;reg ci; ci = 0;// Outputs #50 a = 4'b1010; b = 4'b1001; wire [3:0] s; #50 a = 4'b0010; b = 4'b1001;wire co; #50 a = 4'b1011; b = 4'b1101; ci = 1; // Instantiate the Unit Under Test (UUT) // Wait 100 ns for global reset to finish add\_4bit uut ( #100; .a(a), // Add stimulus here .b(b), .ci(ci), .s(s). endmodule .co(co));

در نهایت، فایلِ تستِ جدید را ساخته و عملکرد برنامه را در محیط Simulation یا شبیهسازی، ارزیابی می کنیم:

پایان.