课程代码 3143250 课程名称 数字电子技术 A

题号	_	二(1)	二(2)	二(3)	二 (4)	二 (5)	总成绩
得分							

一、选择与填空(共 24 分,每空 2 分)

- 1. (8.3)_D=(<u>1000.0101</u>)_B(转换结果小数部分最多保留 4 位), (15)_D=(<u>0001 0101</u>)_{8421BCD}
- 2. 在 5 变量逻辑函数 F(A,B,C,D,E)中,有 **32** 个最小项,其中 m₂₅= **ABCDE**
- · β.已知逻辑函数 F(A, B, C)=Σm(1, 2, 3, 6),G(A, B, C)=Σm(0, 2, 3, 4, 5)。F 和 G 相"与"的结果为 **D** 。
 - A. m_5+m_6


- B. m_0+m_1 C. m_3+m_4 D. m_2+m_3
- 4. 组合逻辑电路消除竞争冒险的方法有 A,B 。

 - A. 修改逻辑设计 B. 在输出端接入滤波电容

 - C. 后级加缓冲电路 D. 屏蔽输入信号的尖峰干扰
- 5. 与函数 $F = \overline{AB} + AC + B\overline{C}$ 相等的函数是 **A** 。
 - A. F = (A + B)(B + C) B. $F = (\overline{A} + C)(A + B)$ C. $F = AC + B\overline{C}$ D. $F = \overline{A}B + AC$

5. 用卡诺图化简逻辑函数 $F(A,B,C,D)=\sum m(3,6,8,9,11,12)+\sum d(0,1,2,10,14)$,并按要求写出 F 及其反 函数F的表达式 (6分)

答: 卡诺图:




原函数的最简与或式:

$$\mathbf{F} = \overline{B} + A\overline{D} + C\overline{D}$$

反函数的最简或与式:

$$\overline{\mathsf{F}} = B(\overline{A} + D)(\overline{C} + D)$$

逻辑函数L的表达式是



叩

A. $L=A \oplus B$ B. $L=A \odot B$ C. $L=\overline{A+B}$ D. L=A+B8. 下列式子中,不正确的是。

A. $A \odot \overline{A} = 0$ B. $A \oplus B = \overline{A \odot B}$ C. $A \odot 1 = A$ D. $A \odot 0 = \overline{A}$

二、分析与设计题(共76分)

1. (18 分) 某组合电路有 3 个输入逻辑变量 A、B、C-1 和一个控制变量 M。当 M=1 时, A、B、C-1 为全 加器输入变量, 电路输出和信号 S, 进位信号 C; 当 M=0 时, A、B、C-1 为全减器输入变量, 电路输 出差信号 S.借位信号 C。(1) 请列出真值表; (2) 用卡诺图化简函数; (3) 用 2 输入与非门实现电路; (4) 请选择一种 MSI 组合集成器件来实现该电路,可以附加少量的与非门或反相器。

解: (1) 列真值表

M	A	В	C ₋₁	S	С
0	0	0	0	0	0
0	0	0	1	1	1
0	0	1	0	1	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	0	1
1	1	1	0	0	1
1	1	1	1	1	1

表达式:
$$S(M,A,B,C_{-1}) = \sum (1,2,4,7,9,10,12,15)$$

$$C(M,A,B,C_{-1}) = \sum (1,2,3,7,11,13,14,15)$$

(2) 用卡诺图化简函数,得:

$$S = M\overline{B}C_{-1} + \overline{A}\overline{B}C_{-1} + ABC_{-1} + \overline{A}B\overline{C}_{-1} + \overline{M}A\overline{B}\overline{C}_{-1}$$

$$(\overrightarrow{B}S = MAC_{-1} + \overline{A}\overline{B}C_{-1} + ABC_{-1} + \overline{A}B\overline{C}_{-1} + \overline{M}A\overline{B}\overline{C}_{-1})$$

$$C = \overline{M}\overline{A}C_{-1} + MAC_{-1} + \overline{M}\overline{A}B + MAB + BC_{-1}$$


(4) 请选择一种 MSI 组合集成器件来实现该电路,可以附加少量的与非门或反相器。

方案 1: 可以用 1 个 4-16 译码器 (或 2 个 3-8 译码器), 附加少量与非门实现;

方案 2: 可以用 2 个 8-1 数据选择器,附加最多 2 个反相器实现。

A	В	C ₋₁	M	S	C	
0	0	0	0	0	0	0
0	0	1	0	1	1	M'
0	1	0	0	1	1	M'
0	1	1	0	0	1	1
1	0	0	0	1	0	0
1	0	1	0	0	0	M
1	1	0	0	0	0	M
1	1	1	0	1	1	1
0	0	0	1	0	0	0
0	0	1	1	1	0	M'
0	1	0	1	1	0	M'
0	1	1	1	0	1	1
1	0	0	1	1	0	0
1	0	1	1	0	1	M
1	1	0	1	0	1	M
1	1	1	1	1	1	1

- 2. (14分)实现 20-1 的数据选择器,可选器件有:
 - 4-1MUX 或 8-1MUX、2-4 译码器或 3-8 译码器、门电路任选。



8-1MUX 和 3-8 译码器的符号分别与 4-1MUX、2-4 译码器类似。

解: 方案 1: 可以用 5 个 4-1MUX 及 1 个 8-1MUX 实现;


方案 2: 可以用 3 个 8-1MUX 及 1 个 4-1MUX 实现。

3. (20 分)设计一个小型加法电路,输入接两组按键(A_1 - A_9 及 B_1 - B_9)代表两组十进制数(1-9),设按键按下时为高电平。当分别按下 A 组和 B 组中的一个键时,电路输出为两个按键所代表的十进制数的和,并用七段数码管显示出来。例如,如果 A_3 和 B_5 被按下,则输出显示 8;如果 A_6 和 B_7 被按下,则输出显示 13。请参考所学过的 MSI 组合逻辑集成电路和门电路,选择所需的器件设计实现该加法电路。(所用的 MSI 器件不必标出具体型号,只标出逻辑功能名称即可,例如:4 位二进制加法器,8-3 编码器等。)

参考答案:用2个8421BCD优先编码器将按键转换为4为2进制数据

- 用1个4位二进制加法器将两数相加
- 用 1 个 4 位二进制加法器和门电路将二进制和转换为 8421BCD 输出
- 用1个7段显示译码器接加法器和的输出,显示译码器的输出接7段显示器
- 另 1 个 7 段显示器的 b, c 端接 8421BD 码的进位输出

- 4、(14分)分析右图所示时序电路,要求:
- (1) 写出激励(驱动)方程、状态方程、输出方程;
- (2) 画出该电路的状态转换图;
- (3) 说明该电路的逻辑功能,并指出各变量的含义。



解: (1)驱动方程: $J = X_1 \cdot X_2$ $K = \overline{X}_1 \cdot \overline{X}_2$

状态方程:
$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n = X_1X_2\overline{Q} + (X_1 + X_2)Q$$

输出方程:
$$\mathbf{Z}_1 = \overline{\overline{X}_1 \cdot \overline{X}_2 \cdot \mathbf{Q}^n}$$

$$\mathbf{Z}_2 = \overline{\mathbf{X}_1 \cdot \overline{\mathbf{X}}_2 \cdot \overline{\mathbf{Q}}_n}$$


$$\mathbf{Z}_3 = \overline{\mathbf{X}}_1 \cdot \mathbf{X}_2 \cdot \overline{\mathbf{Q}}_n$$

$$\mathbf{Z}_4 = \mathbf{X}_1 \cdot \mathbf{X}_2 \cdot \mathbf{Q}^n$$

$$Z = \overline{Z_1 \cdot Z_2 \cdot Z_3 \cdot Z_4} = \overline{X_1} \overline{X_2} Q^n + X_1 \overline{X_2} \overline{Q}_n + \overline{X_1} X_2 \overline{Q} + X_1 X_2 Q^n$$

 $= \boldsymbol{X}_1 \oplus \boldsymbol{X}_2 \oplus \boldsymbol{Q}$


(2) 状态转移图: X1X2/Z




(3) 分析逻辑功能

此电路完成串行一位二进制加法功能,X1、X2 为加数和被加数 ,Z 为和,触发器 Q^n 是低位进位, Q^{n+1} 存储 X1、X2 两数加后的进位。

5、(10 分)试画出下面电路在图中所示 CP、 \overline{R}_D 信号作用下 Q_1 、 Q_2 、 Q_3 的输出波形,并说明 Q_1 、 Q_2 、 Q_3 输出信号的频率与 CP 信号频率之间的关系。



解:



 Q_1 、 Q_2 、 Q_3 的频率分别为 CP 频率的 1/2、1/4 和 1/8。