西南交通大学 2019-2020 学年第(二)学期考试试卷


课程代码 3143250 课程名称 数字电子技术 A 考试时间 100 分钟

试卷共4页,5道大题


题号	— (40 分)	二 (20 分)	三 (15 分)	四 (10 分)	五 (15 分)	总成绩
得分						
阅卷教师签字						

填空与选择题【共40分,每空2分】

- 1.十进制数 93 用二进制数表示是 , 8421BCD 码是 。
- 3. 以下哪一条不是消除竟争冒险的措施。 A. 接入滤波电路 B. 利用触发器 C. 加入选通脉冲 D. 修改逻辑设计
- 4. 与函数 $F = \overline{AB} + AC + B\overline{C}$ 相等的函数是______。
 - A. $F = AC + B\overline{C}$ B. $F = (\overline{A} + C)(A + B)$ C. F = (A + B)(B + C) D. $F = \overline{A}B + AC$
- 5. 由两个与非门组成的基本 SR 锁存器如右图所示。若输入 R、S 信号从 00 同时变成 11, 锁存器的状态变化为



7. 下图(a)(b)所示电路,如果开关 A、B 断开为 1,接通为 0, 灯 Y 亮为 0, 灯 Y 灭为 1,那么灯 Y 与 开关 A、B 逻辑关系为(a) Y= _____, (b) Y= ____



8. 若用 JK 触发器来实现特性方程为 $Q^{n+1} = \overline{A}Q^n + AB$ 的触发器,则 $J = \underline{\hspace{1cm}}$, $K = \underline{\hspace{1cm}}$ 。

9. 下列电路中,不属于组合逻辑电路的是_ A.编码器 B.译码器 C.数值比较器 D.计数器 10. 设两个四位二进制数 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$, 图示电路完成的功能是 A. 两个四位二制数相加 B. 两个四位二制数相减 C. 两个四位二制数大小比较 D. 两个四位二制数相同比较 11. 八选一数据选择器 74151 组成的电路如下图所示,则输出函数为 $A. L = BA + CA + C\overline{B}$ B. $L = \overline{B}A + C\overline{A} + C\overline{B}$ D. $L = \overline{B}A + CA + CB$ $C. L = \overline{B}A + CA + C\overline{B}$ 12. 下列式子中,不正确的是 A. $A \odot \overline{A} = 0$ B. $A \oplus B = \overline{A \odot B}$ C. $A \odot 1 = A$ D. $A \odot 0 = A$ 13. 同步时序电路和异步时序电路比较,其差异在于后者。 A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关 14. 下图所示电路中,能完成 $Q^{n+1} = Q^n$ 逻辑功能的电路是 1D >C1 В C 15. 如果线网类型变量说明后未赋值,其缺省值为。 A. X B. 1 C. 0 D. Z 16. 将 D 触发器改造成 T 触发器,下图所示电路中的虚线框内应是 A. 或非门 B. 与非门 C. 异或门 D. 同或门


二、【20分】.某组合电路有2个输入变量A、B和1个控制变量M,有1个输出变量F。当M=1时,

$$F = A \oplus B$$
; 当 M=0 时, $F = \overline{A \oplus B}$ 。

- (1). 请列出真值表,写出输出函数的最小项之和表达式;【6分】
- (2). 用一个 3-8 译码器 74138 和必要的门电路实现该电路, 画出逻辑电路图【6分】

3-8 译码器 74138 的功能表和逻辑符号


G_1	$G_{2A}+G_{2B}$	A_2	A_1	A_0	Y_0	\mathbf{Y}_1	\mathbf{Y}_2	Y_3	Y_4	Y_5	Y_6	Y_7
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1



(3) 用 Verilog HDL 的行为建模方式描述上述逻辑问题。【8分】

三、【15分】分析下图所示时序逻辑电路。

- (1) 写出它的激励方程组、状态方程组和输出方程;【7分】
- (2) 画出状态转换表;【4分】
- (3) 画出时序图。【4分】



四.【10分】阅读下列2个程序,画出它们的逻辑图。

(1) module FF1(clk,D,Q);

```
(2) module mux2to1(D0, D1, S, Y );
input D0, D1, S;
output Y;
wire Snot, A, B;
not U1(Snot, S);
and U2(A, D0, Snot);
and U3(B, D1, S);
or U4(Y, A, B);
```

<u>endmodule</u>

- 五.【15分】下面是用 Verilog HDL 设计的一个带复位端 rst 且对输入时钟 clk 进行二分频模块。(设计要求:复位信号为同步、高电平有效,时钟下降沿触发)。
 - (1) 请填空完成该模块;【10分】
 - (2) 画出仿真波形。【5分】

```
解: (1)
module m2(q,clk,rst);
______ rst,clk; //定义输入端口 rst,clk
_____ q; //定义输出端口 q
reg q;
always @(______)
begin
if(______) q<=0;
else q<= _____;
end
endmodule
```