智察考场双芯协同监考系统

摘要

针对考前核验、考中异常发现、突发求助及事后回溯难以统一的问题，本作品设计了以 FPGA 为核心的单考位监考系统。K230 经串口提供身份、手机和头姿线索；OV5640 经 DVP 传入画面，SCCB 完成配置。FPGA 并行完成计时、显示、蜂鸣器提示、数码管显示和语音交互，通过 DDR3 保留事件前后图像，经千兆以太网归档。上位机接入 Agent 与 JoyCode，结合只读工具及技能流程辅助复核。系统已完成仿真、上板联调、Flash 固化和断电自启动，所测核验、报警及回放功能正常。

第一部分　作品概述




图 1　考前 考中 考后的功能总览

1.1 功能与特性

系统覆盖身份核验、授权开考、考试和交卷。考试中显示画面与时间，疑似异常联动蜂鸣器、语音和数码管，并保留前后图像。考生可语音求助，老师在上位机处理；交卷后继续查询和回放。

1.2 应用领域

适用于机房考试和技能考核，一套设备对应一个考位。已有研究利用多种感知信息[1]或考生行为[2]辅助监测。本作品把身份、考试流程、提示和留证结合，最终由老师复核。

1.3 主要技术特点

FPGA 的考试状态机、视频、存储和报警电路并行运行，K230 提供视觉线索，PC 负责归档与复核。跨模块通过同步和缓冲电路交换信息；图像写入成功后才登记为有效历史帧。

1.4 主要性能指标

项目	当前配置或结果
FPGA 器件	AMD Artix-7　xc7a200tfbg484-2
视频显示	HDMI 1280×720；OV5640 输入 RGB565
视觉端输入	K230 采集 640×480；目标识别输入 320×320
历史图像	320×180 RGB565；64 个循环槽
事件取证	目标窗口为事件前 2 秒至后 2 秒
板端交互	蜂鸣器、八位数码管、物理按键与语音
处理算法	人脸特征比对、目标检测、头姿分类、紫色辅助及近黑统计
上位机	SQLite 归档与回放；Agent、JoyCode 及网页登录
资源与时序	LUT 30.97%；FF 16.68%；WNS +0.134→+0.374 ns
启动方式	FPGA 由 QSPI Flash 启动；K230 由 SD 卡程序启动

1.5 主要创新点

（1）双芯双摄。K230 识别线索，FPGA 独立保存另一视角的画面，识别与取证分工。

（2）交互联动。显示、蜂鸣器和语音反馈状态；语音求助经 FPGA 上报给老师处理。

（3）前后留证。事件触发后保留前段、补齐后段；重叠事件共享图像，减少重复存储。

（4）智能复核。图像与采集结果联合核对，Agent、JoyCode 及网页查询同一份证据。

1.6 设计流程

采用自顶向下设计，依次完成整体规划、模块与接口实现、验证及固化。




图 2　自顶向下的设计与验证流程

第二部分　系统组成及功能说明

2.1 整体介绍

系统以 FPGA 为中枢。两路相机面向同一考位，各自完成不同任务；上位机接收硬件记录，再向日常 Agent、JoyCode 和评审网页提供统一的数据来源。框图中的复核层查询已接收数据，实时计时、显示和取证仍由板端运行。




图 3　系统组成与主要数据链路

组成	主要职责	与 FPGA 的关系
K230 相机	身份与行为线索识别	硬件 UART 传结果
OV5640 相机	过程画面和事件图像	DVP 传像素
PC 上位机	接收、校验、回放与问答	UART 与以太网分别收数

两路画面具有独立视角，没有进行逐像素拼接。这样既能保留轻量视觉识别能力，也能使过程图像的采集与保存由 FPGA 独立完成。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

主控采用 ACX750-CH569 开发板上的 Artix-7 FPGA，配合板载 1 GiB DDR3、以太网和 HDMI 接口。K230 连接自带相机与小屏，单独运行视觉程序；OV5640、语音模块、蜂鸣器、八位数码管和按键接入 FPGA。器件与存储接口参考厂商资料[3-5]，控制及数据调度由 RTL 实现。




图 4　以 FPGA 为中心的硬件连接

2.2.2 机械设计介绍

样机采用立柱固定视觉端，使镜头朝向考生与桌面；FPGA 及外设置于底座附近，便于连接、散热和维护。两路相机的位置分别服务于识别与过程记录，现场布置时应使考生动作及桌面区域进入相应视野。



正面结构　　侧后结构

图 5　样机正面与侧后结构

2.2.3 电路各模块介绍

连接	接口	传输内容
K230 → FPGA	UART 115200	身份、物体和头姿结果
OV5640 ↔ FPGA	DVP、SCCB	像素及同步信号；相机寄存器配置
FPGA ↔ DDR3	MIG、AXI	视频缓冲和历史图像读写
FPGA → 显示器	HDMI	实时画面、身份、剩余时间及提示
FPGA ↔ 语音模块	I²C	身份确认、语音求助及播报请求
FPGA → 蜂鸣器	GPIO	2 kHz 音调、间歇/持续模式及静音
FPGA → 数码管	74HC595 串行链	段选、位选、移位时钟与锁存
FPGA ↔ PC	UART	状态 ST、事件 ET、交互 VI 及控制
FPGA → PC	千兆以太网 UDP	图像 EG 与历史采集结果 HR

蜂鸣器与报警状态同步：风险等级为 1 时，每秒发声 150 毫秒、间隔 850 毫秒；等级不低于 2 时持续发声，音调为 2 kHz。S2 按键或语音静音控制只关闭蜂鸣器输出，事件记录仍保留。复位及正常状态下不发声。

八位数码管从高位到低位依次显示：已用分秒（4 位）、考试阶段（1 位）、风险等级（1 位）和最近事件码（2 位十六进制）。FPGA 轮流刷新各位，经两片 74HC595 移位并锁存输出。数码管显示已用时间，HDMI 显示剩余时间；考试中按 S4 模拟 45 分钟到时。

语音求助与计时并行。考生唤醒语音模块并说“需要帮助”，FPGA 登记请求并上报监考台；老师点击“该求助已处理”，收到 FPGA 确认后更新处理状态。该操作不暂停考试计时。




图 6　语音求助与上位机处理流程

硬件控制与取证原理

考试控制采用六阶段状态机。身份识别通过后，上位机匹配名册，HDMI 与语音提示核对；监考员授权并完成准备确认后开始计时。交卷或考试结束转入收尾阶段，防止身份尚未确认就进入考试。




图 7　考试状态机的正常运行顺序

视频通路按像素时钟采样 OV5640 输出，将两个字节组成 RGB565 像素，经缓冲写入 DDR3，再读出到 HDMI。跨时钟的数据采用异步 FIFO，单比特状态采用两级同步。显示边界将颜色、行同步、场同步和有效标志统一延迟一个像素周期，保证画面与控制信号对齐。

取证通路按间隔生成 320×180 历史图像，循环使用 64 个存储槽。只有收到 DDR 写入成功响应后，才发布帧号与时间记录。事件到达时保留前段图像，再补齐后段；被事件引用的槽暂不覆盖，重叠窗口可共享图像。窗口关闭后发送图像和采集结果，完成后释放引用。



图 8　历史图像保存和事件取证流程

近黑检测逐帧统计 OV5640 画面。当 RGB 三个分量均不大于 31 的像素占比达到 98%，且连续满足 30 帧，才触发异常提示；恢复连续 3 帧后解除。这一规则用于检测明显近黑画面，避免普通摆手等大动作直接触发遮挡提示。

语音队列保留 45 秒内的待播请求，同类待播事件合并，播报期间允许接收下一条；考试轮次变化时取消不再适用的提示。这样既控制重复播报，也使手机后紧接紫书等不同提示能够顺序完成。

2.3 软件系统介绍

2.3.1 软件整体介绍

K230 基于 CanMV[6]完成取图、推理及连续确认，由 SD 卡启动。身份与行为分开处理，紫书增加颜色辅助；试卷和答题纸不作为资料目标。

上位机接收 FPGA 串口与网络数据，校验后存入会话及图像目录，按完整事件引用关联；回放和各复核入口使用同一来源。




图 9　软件模块与硬件数据的衔接

2.3.2 软件各模块介绍

日常 Agent 先查工具再答复，可在上位机选择模型并设置备选。主动点击 AI 看图才发送最多 3 帧，文字查询不自动上传考试图片。

JoyCode 用 Prompt、Rule 和 Skill 组织专业复核，通过 MCP 查工具[7]。对话在 JoyCode 内部进行，桌面交接问题、事件引用与来源。

只读工具	作用
get_recent_events	按时间范围查询事件
check_evidence_status	核对图像与采集结果的关联完整性
get_image_path	列出已校验图像的路径及元数据
get_system_health	查询最后收到的状态及新鲜程度

网页从桌面启动，按显示的地址和密码登录。应用新密码后旧密码及会话失效；查询保留来源与状态时间。



图 10　从老师提问到原图复核的处理顺序

第三部分　完成情况及性能参数

3.1 整体介绍

整机已完成 Flash 固化、16 MiB 整片读回校验及断电自启动。上电后只读观察得到 FPGA 状态 111 条、K230 识别回执 76 条，现场复测结果如下。

项目	现场复测结果
身份核验与开考	身份显示、语音核对和授权流程正常
近黑异常	不透光物体完全覆盖 OV5640 后提示正常
手机与紫书	展示目标后提示正常，连续及不同类语音接续正常
左右扭头	当前程序触发与显示、蜂鸣器、语音联动正常
证据回放	本次事件可在上位机查看关联图像

3.2 工程成果

3.2.1 机械成果

样机结构见图 5，视觉端朝向可调，接线便于维护。

3.2.2 电路成果

RTL、IP、约束与当前位流对应。FPGA 完成控制、存储和现场交互。

3.2.3 软件成果

上位机集中显示 FPGA 状态与事件，提供回放和智能复核入口，见图 11。



图 11　上位机主要入口与 FPGA 事件列表局部

图中为已有现场会话，手机、扭头和交卷记录均来自 FPGA 上报。

3.3 特性成果

模块验证与接口检查

验证材料包含 163 个不同 RTL 用例的通过记录，PC 既有本地回归 122 项通过。用例、源文件、日志与波形按模块对应。图 12 至图 14 为 Vivado 原生波形窗口局部；蜂鸣器及数码管另有对应自检记录。

模块组	自动检查内容
摄像头与显示	配置重试、像素拼接、信号对齐和 DVI 解码
存储与取证	AXI 写响应、循环槽保护、事件窗口与队列
网络与串口	双边沿传输、封包、帧解析与事务对应
考试与语音	阶段、计时、取消及连续/不同类提示接续
蜂鸣器与数码管	音调、间歇、静音、复位及数码管移位链
PC 与智能体	落盘回放、工具字段、模型切换和网页登录




图 12　摄像头配置的失败重试与完成信号

camera_init_contract_tb：检查未应答重试及最后一项完成，不以尝试次数替代成功次数。




图 13　以太网接口的双边沿数据关系

gmii_rgmii_contract_tb：检查发送字节与两个时钟边沿上的数据对应。




图 14　DDR 历史存储的 AXI 写入与响应

history_store_axi_tb：检查写请求、数据与响应顺序；成功响应后才允许发布有效帧。

资源占用与时序优化

在相同器件和最终时钟约束下，以已验收语音版为本轮基线，优化管理时钟分频、DDR 就绪状态同步、AI 串口同步链及显示输出流水级。对实测高扇出复位进行物理复制，并在最终签核时恢复原约束预算，未以放宽约束换取结果。

指标	优化前	当前版本
LUT	41473	41440（30.97%）
寄存器 FF	44610	44643（16.68%）
块存储 BRAM	70.5	70.5（19.32%）
运算单元 DSP	3	3（0.41%）
建立余量 WNS	+0.134 ns	+0.374 ns
保持余量 WHS	+0.031 ns	+0.027 ns

本轮主要收益是建立时序余量增加 0.240 ns，LUT 减少 33 个、寄存器增加 33 个，存储和运算资源保持不变。当前建立与保持失败端点均为 0，75224 条网络全部布线完成。主要时钟为控制 50 MHz、DDR 用户接口 100 MHz、以太网 125 MHz、HDMI 像素 74.25 MHz。

Resource	Utilization	Available	Utilization %
LUT	41440	133800	30.97
LUTRAM	4211	46200	9.11
FF	44643	267600	16.68
BRAM	70.50	365	19.32
DSP	3	740	0.41
IO	160	285	56.14
MMCM	3	10	30.00
PLL	2	10	20.00

图 15　Vivado 原生资源汇总局部

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	0.374 ns	Worst Hold Slack (WHS):	0.027 ns	Worst Pulse Width Slack (WPWS):	0.000 ns
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	162112	Total Number of Endpoints:	161023	Total Number of Endpoints:	50896

All user specified timing constraints are met.

图 16　Vivado 原生时序汇总局部

资源及余量来自布线后报告，与当前固化位流对应。时序结论针对已施加约束的路径；跨时钟结构与板级外部接口预算按接口清单分别核对。

视觉端数据与识别展示

公开手机、书籍数据取自 COCO 2017[8]，训练 7706 张、验证 585 张，用于公开数据对照；现场六类样本共 277 张，进行 60 轮训练拟合。图 17 展示已保存的训练过程，实物样本和现场提示结果分别用于功能核对。




图 17　现场六类模型的训练记录

曲线由已保存训练 CSV 绘制；277 张样本同批训练与验证，指标表示拟合情况。

当前 K230 保持已验收的 SD 启动程序、模型及身份和头姿流程，加入紫色封面辅助检测。资料目标限定为本演示使用的紫书封面。图 18 为既有板端实物采样：手机与紫书保留原检测框，左右转头保留实际动作画面。




图 18　手机和紫书检测框及左右转头动作采样

实物图来自 2026 年 10 月 30 日采样，当前整机报警联动结果见 3.1 节。识别端提供线索，考试授权、计时、近黑判断、存储调度及证据上传由 FPGA 完成。

3.4 大模型协作与技能包

团队主导与辅助分工

团队确定作品需求、双摄分工、报警条件和演示流程，结合实物测试作出方案取舍并完成现场验收。大模型用于资料检索、接口核对、代码与测试脚本辅助及结果整理；模型建议结合仿真、实现报告和上板结果选用。

团队提出的要求	模型辅助与核对	落实与验证
HDMI 画面近黑比例达到 98%再报警。	辅助核对有效像素计数、阈值和连续帧条件。	FPGA 内统计；实物验证摆手与全遮挡。
连续或不同类型报警都能播出。	辅助调整队列逻辑，补充连续与混合请求测试。	同类待播合并；连续手机、手机接紫书现场通过。
先优化，再保存原生资源和时序图。	辅助核对同步链、显示对齐及实现报告。	建立余量+0.134→+0.374 ns；LUT 约 31%。

表中为协作摘要。实际提示、模型辅助及字段纠错记录见仓库 report 目录。

FPGA 证据驱动的智能复核

FPGA 负责考试流程、计时、语音执行和证据保存。Agent 与 JoyCode 按老师提问，只读查询已有事件与图像，提供检索和辅助解释，老师结合原图完成复核。

技能提炼与复用

技能	来源与已验证效果	使用方法与范围
report_evidence	由资源、时序和版本核对流程提炼；脚本检查报告来源与 SHA。	运行 check_manifest.py；换工程时更新来源清单。
examguard_review	由事件字段和证据范围核对提炼；已有工具回归验证。	采用查询顺序与提示模板；换场景时替换事件表与接口。

报告核查技能可用于其它 FPGA 项目，复核技能可迁移到设备告警场景；使用方法、验证记录及适用范围随 skill 目录提供。

3.5 从零复现说明

环境与版本

环境为 Windows x64、Vivado 2018.3 build 2405991（含 Artix-7 支持）、Python 3.12 及 pyserial、Icarus 12.0 devel。沿用 2018.3 以匹配现有 MIG、FIFO、时钟和显示 IP。源码放英文路径，如 D:/examguard。

操作步骤

第一步，取得完整代码并核对文件清单。src 为源码，sim 为测试，build 为构建和实现报告，board 为上板材料，data 为数据，skill 为技能，report 为报告，bit 为当前位流和烧录镜像。

第二步，在 PowerShell 设置工具实际路径。以下示例按本机安装位置修改。

```
$env:EXAMGUARD_PYTHON='D:/python/python.exe'
$env:EXAMGUARD_VIVADO_BIN='D:/vivado/2018.3/bin'
$env:EXAMGUARD_IVERILOG_BIN='D:/iverilog/bin'
```

第三步，在仓库根目录依次检查文件、运行关键仿真；完整流程还包括全部检查、SD 准备和 FPGA 构建。

```
powershell -ExecutionPolicy Bypass -File tools/reproduce.ps1
powershell -ExecutionPolicy Bypass -File tools/reproduce.ps1 -Mode quick
powershell -ExecutionPolicy Bypass -File tools/reproduce.ps1 -Mode full
```

结果存入新的 build/reproduction_时间目录。单独 PC 检查用-Mode pc，SD 准备用-Mode sd；脚本不自动烧录。

第四步，按 board 资料接线。在 Vivado 硬件管理器先加载 bit/examguard_current.bit 验证，再按 bit/readme.md 匹配 Flash 布局并固化。K230 使用兼容 CanMV 固件，复制生成的 SD 文件并登记身份；断电重上电检查自动运行。

第五步，启动监考台，选择实际串口和网卡。D:/fpga_real/证据回溯下，sessions 存会话、evidence_out 存图像。换电脑时通过 storage_root 统一调整接收与回放位置。

第六步，身份核对及授权开考后，检查手机、紫书、扭头、近黑覆盖、语音接续和回放。Agent 配置自己的模型服务；JoyCode 导入本机 MCP 配置并启用；网页从桌面生成密码、启动后按显示地址登录。

第四部分　总结

心得体会

本作品以 FPGA 为核心，把身份核验、考试计时、现场提示、语音求助和证据回放串成完整流程。K230 提供视觉线索，FPGA 持续控制和保存过程，PC 及智能体帮助老师定位证据。蜂鸣器、数码管与 HDMI 提供互补反馈，便于观察板端状态。

设计按接口划分模块，依据布线报告优化时序，并通过模块自检、实物联调和断电恢复逐步确认功能。团队结合测试结果选择方案；模型辅助资料、接口及脚本工作，相关记录和可复用技能随仓库提供。

第五部分　参考文献

[1] ATOUM Y, CHEN L, LIU A X, et al. Automated online exam proctoring[J]. IEEE Transactions on Multimedia, 2017, 19(7): 1609-1624. DOI: 10.1109/TMM.2017.2656064.

[2] PRATHISH S, ATHI NARAYANAN S, BIJLANI K. An intelligent system for online exam monitoring[C]//2016 International Conference on Information Science. IEEE, 2016: 138-143. DOI: 10.1109/INFOSCI.2016.7845315.

[3] XILINX. 7 Series FPGAs Data Sheet Overview: DS180[EB/OL]. [2026-11-02]. https://docs.amd.com/v/u/en-US/ds180_7Series_Overview.

[4] XILINX. Vivado Design Suite User Guide Using Constraints: UG903, 2018.3[EB/OL]. [2026-11-02]. https://docs.amd.com/v/u/2018.3-English/ug903-vivado-using-constraints.

[5] XILINX. 7 Series FPGAs Memory Interface Solutions User Guide: UG586[EB/OL]. [2026-11-02]. https://docs.amd.com/v/u/en-US/ug586_7Series_MIS.

[6] 嘉楠科技. CanMV K230 开发文档[EB/OL]. [2026-11-02]. https://www.kendryte.com/k230_canmv/.

[7] MODEL CONTEXT PROTOCOL. Tools: specification 2025-06-18[EB/OL]. (2025-06-18)[2026-11-02]. https://modelcontextprotocol.io/specification/2025-06-18/server/tools.

[8] LIN T Y, MAIRE M, BELONGIE S, et al. Microsoft COCO: Common Objects in Context[C]//Computer Vision ECCV 2014. Cham: Springer, 2014: 740-755. DOI: 10.1007/978-3-319-10602-1_48.