智察考场双芯协同监考系统

技术说明书

摘要

本作品面向单考位监考，以 FPGA 为核心，配合 K230 和语音模块，实现身份核验、考试计时、异常提示与证据回放。两路相机分别负责识别和过程记录，FPGA 保留事件前后图像，上位机联动 Agent 与 JoyCode 辅助复核。系统已完成仿真、上板验证及上电自启动。

第一部分　作品概述

1.1 功能与特性

系统按一次完整考试组织工作：先核验身份并显示名册信息，再由监考员授权开考；考试中同步显示画面与剩余时间，对疑似手机、紫书、频繁扭头和近黑画面异常给出提示；事件触发后保留前后图像，交卷后仍可在上位机查询和回放。语音提示按顺序排队，支持连续同类事件及不同类型事件接续播报。

1.2 应用领域

适用于机房考试、实验操作考核和小规模技能考场。典型布置为一套设备对应一个考位，老师通过 HDMI 和语音了解现场情况，通过 PC 集中查阅已记录事件。相比只给出识别框的演示，本作品同时管理考试阶段、图像存储和复核依据。系统给出疑似线索，最终由老师结合原始画面判断。

1.3 主要技术特点

FPGA 承担持续运行的控制与数据通路，K230 承担视觉识别，PC 承担归档和交互，三者按任务特点分工。FPGA 中的考试状态机、视频采集、显示、历史采样和报警队列并行工作；不同速度的模块通过同步电路与缓冲队列交换信息。图像写入成功后才登记为有效历史帧，避免把尚未完成的数据作为证据。事件与图像采用不同链路传输，再由上位机核对关联。

1.4 主要性能指标

项目	当前配置或结果
FPGA 器件	AMD Artix-7　xc7a200tfbg484-2
视频显示	HDMI 1280×720；OV5640 输入为 RGB565
视觉端输入	K230 采集 640×480；目标识别输入 320×320
历史图像	320×180 RGB565；64 个循环槽
事件取证	目标窗口为事件前 2 秒至后 2 秒
资源与时序	LUT 30.97%；FF 16.68%；WNS +0.374 ns
启动方式	FPGA 由 QSPI Flash 启动；K230 由 SD 卡程序启动

1.5 主要创新点

将“视觉发现线索”和“硬件保存过程”分开：识别端只上报结果，FPGA 独立保存另一视角的前后画面。多个事件可共享历史帧，减少重复存储。复核时同时核对图像与采集结果，区分“证据完整”“部分缺失”和“尚未关联”。在此基础上加入自然语言查询，让老师从事件直接转到证据回放。

1.6 设计流程

先确定考试流程和各模块接口，再分别完成摄像头、存储、显示、串口、网络与语音功能；通过模块仿真检查边界情况，随后进行整机实现、时序优化和上板联调。最后固化启动文件，核对断电恢复，并将复现脚本、测试记录与设计报告一并整理。

第二部分　系统组成及功能说明

2.1 整体介绍

系统以 FPGA 为中枢。两路相机面向同一考位，各自完成不同任务；上位机接收硬件记录，再向日常 Agent、JoyCode 和评审网页提供统一的数据来源。框图中的复核层查询已接收数据，实时计时、显示和取证仍由板端运行。




图 1　系统组成与主要数据链路

组成	主要职责	与 FPGA 的关系
K230 相机	身份与行为线索识别	硬件 UART 传结果
OV5640 相机	过程画面和事件图像	DVP 传像素
PC 上位机	接收、校验、回放与问答	UART 与以太网分别收数

两路画面具有独立视角，没有进行逐像素拼接。这样既能保留轻量视觉识别能力，也能使过程图像的采集与保存由 FPGA 独立完成。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

主控采用 ACX750-CH569 开发板上的 Artix-7 FPGA，配合板载 1 GiB DDR3、以太网和 HDMI 接口。K230 连接自带相机与小屏，单独执行视觉程序。OV5640、语音模块及按键接入 FPGA。器件与存储接口的使用依据厂商资料[1-3]，核心控制逻辑和数据调度在 RTL 中实现。

2.2.2 机械设计介绍

样机采用立柱固定视觉端，使镜头朝向考生与桌面；FPGA 及外设置于底座附近，便于连接、散热和维护。两路相机的位置分别服务于识别与过程记录，现场布置时应使考生动作及桌面区域进入相应视野。



正面结构　　侧后结构

图 2　样机正面与侧后结构

2.2.3 电路各模块介绍

连接	接口	传输内容
K230 → FPGA	UART 115200	身份、物体和头姿结果
OV5640 → FPGA	DVP 与 SCCB	像素、同步信号与寄存器配置
FPGA ↔ DDR3	MIG 与 AXI	视频缓冲、历史图像读写
FPGA → 显示器	HDMI	实时画面、身份、计时与提示
FPGA ↔ 语音模块	I²C	交互状态与播报请求
FPGA ↔ PC	UART	状态 ST、事件 ET 和交互 VI
FPGA → PC	以太网 UDP	图像 EG 与历史采集结果 HR

硬件控制与取证原理

考试控制采用六阶段状态机。身份识别通过后，上位机匹配名册，HDMI 与语音提示核对；监考员授权并完成准备确认后开始计时。交卷或考试结束转入收尾阶段，防止身份尚未确认就进入考试。




图 3　考试状态机的正常运行顺序

视频通路按像素时钟采样 OV5640 输出，将两个字节组成 RGB565 像素，经缓冲写入 DDR3，再读出到 HDMI。跨时钟的数据采用异步 FIFO，单比特状态采用两级同步。显示边界将颜色、行同步、场同步和有效标志统一延迟一个像素周期，保证画面与控制信号对齐。

取证通路按间隔生成 320×180 历史图像，循环使用 64 个存储槽。只有收到 DDR 写入成功响应后，才发布帧号与时间记录。事件到达时保留前段图像，再补齐后段；被事件引用的槽暂不覆盖，重叠窗口可共享图像。窗口关闭后发送图像和采集结果，完成后释放引用。



图 4　历史图像保存和事件取证流程

近黑检测逐帧统计 OV5640 画面。当 RGB 三个分量均不大于 31 的像素占比达到 98%，且连续满足 30 帧，才触发异常提示；恢复连续 3 帧后解除。这一规则用于检测明显近黑画面，避免普通摆手等大动作直接触发遮挡提示。

语音队列保留 45 秒内的待播请求，同类待播事件合并，播报期间允许接收下一条；考试轮次变化时取消不再适用的提示。这样既控制重复播报，也使手机后紧接紫书等不同提示能够顺序完成。

2.3 软件系统介绍

2.3.1 软件整体介绍

K230 程序基于 CanMV 运行环境[4]，完成取图、缩放、模型推理和结果确认。身份识别与行为线索分别处理；手机结果经过连续确认，紫书采用封面颜色辅助检测。正常答题纸和试卷不作为资料报警目标，笔袋和衣服不列为本作品的识别类别。程序及模型存入 SD 卡，由启动入口自动运行。

Python 上位机接收串口与网络数据，以 SQLite 保存会话。事件记录与图像通过完整事件引用关联，不能只凭事件编号匹配。接收时核对数据包校验值，保存图像校验信息；回放、日常 Agent 和 JoyCode 共用所选会话与证据目录。

2.3.2 软件各模块介绍

日常 Agent 用于快速查事件、看证据、问系统状态。它先调用只读工具，再组织回答；老师点击 AI 看图时最多发送 3 帧作辅助复核，普通文字查询不自动上传考试图片。模型连接可配置，服务繁忙时按界面设置切换备选。

JoyCode 用于配置专业复核智能体：Prompt 明确角色，Rule 约束表述，Skill 组织核查步骤，MCP 提供查询工具[5]。对话在 JoyCode 平台内部进行，桌面可交接问题、完整事件引用与来源信息；两者查阅同一批记录，不另建一套监考数据。

只读工具	作用
get_recent_events	按时间范围查询事件
check_evidence_status	核对图像与采集结果的关联完整性
get_image_path	列出已校验图像的路径及元数据
get_system_health	查询最后收到的状态及新鲜程度

评审网页由桌面启动，采用当前界面显示的地址和密码登录，可查询与查看证据。生成并应用新密码后，旧密码及旧登录会话失效。网页与桌面共享来源标记；历史存档的正常状态只代表当时上报，不直接证明设备当前在线。

第三部分　完成情况及性能参数

3.1 整体介绍

整机已完成 Flash 固化、16 MiB 整片读回校验及断电自启动。上电后只读观察得到 FPGA 状态 111 条、K230 识别回执 76 条，现场复测结果如下。

项目	现场复测结果
身份核验与开考	身份显示、语音核对和授权流程正常
近黑异常	不透光物体完全覆盖 OV5640 后提示正常
手机与紫书	展示目标后提示正常，连续及不同类语音接续正常
左右扭头	当前程序触发与显示、蜂鸣器、语音联动正常
证据回放	本次事件可在上位机查看关联图像

3.2 工程成果

3.2.1 机械成果

立柱与底座样机见图 2，视觉端朝向可调，接口与线缆便于维护。

3.2.2 电路成果

RTL、IP、约束及构建脚本与当前位流对应。板端独立完成考试控制、存储、显示、提示与上传。

3.2.3 软件成果

监考台提供回放、Agent、JoyCode 入口及登录网页。答复分开说明事件类型、完整性和查看范围，见图 5。




图 5　日常 Agent 的历史事件核验答复局部

图 5 展示已保存会话的 40 帧核验与 32 帧列表说明，是历史查询界面示例。

3.3 特性成果

模块验证与接口检查

当前验证材料包含 163 个不同 RTL 用例的通过记录，PC 既有本地回归 122 项通过。测试按模块组织，矩阵将用例、源文件、日志和波形对应起来。下表归纳主要检查内容；图 6 至图 8 为真实 Vivado 波形窗口的局部裁剪。

模块组	自动检查内容
摄像头与显示	配置事务及重试、像素拼接、显示信号对齐、DVI 解码
存储与取证	AXI 写响应、读写等待、循环槽保护、事件窗口与队列
网络与串口	GMII/RGMII 双边沿传输、封包、帧解析与事务对应
考试与语音	阶段切换、计时、取消、同类及不同类提示接续
PC 与智能体	落盘回放、工具字段、来源范围、模型切换和网页登录




图 6　摄像头配置的失败重试与完成信号

camera_init_contract_tb：检查未应答重试及最后一项完成，不以尝试次数替代成功次数。




图 7　以太网接口的双边沿数据关系

gmii_rgmii_contract_tb：检查发送字节与两个时钟边沿上的数据对应。




图 8　DDR 历史存储的 AXI 写入与响应

history_store_axi_tb：检查写请求、数据与响应顺序；成功响应后才允许发布有效帧。

资源占用与时序优化

在相同器件和最终时钟约束下，以已验收语音版为本轮基线，优化管理时钟分频、DDR 就绪状态同步、AI 串口同步链及显示输出流水级。对实测高扇出复位进行物理复制，并在最终签核时恢复原约束预算，未以放宽约束换取结果。

指标	优化前	当前版本
LUT	41473	41440（30.97%）
寄存器 FF	44610	44643（16.68%）
块存储 BRAM	70.5	70.5（19.32%）
运算单元 DSP	3	3（0.41%）
建立余量 WNS	+0.134 ns	+0.374 ns
保持余量 WHS	+0.031 ns	+0.027 ns

本轮主要收益是建立时序余量增加 0.240 ns，LUT 减少 33 个、寄存器增加 33 个，存储和运算资源保持不变。当前建立与保持失败端点均为 0，75224 条网络全部布线完成。主要时钟为控制 50 MHz、DDR 用户接口 100 MHz、以太网 125 MHz、HDMI 像素 74.25 MHz。

Resource	Utilization	Available	Utilization %
LUT	41440	133800	30.97
LUTRAM	4211	46200	9.11
FF	44643	267600	16.68
BRAM	70.50	365	19.32
DSP	3	740	0.41
IO	160	285	56.14
MMCM	3	10	30.00
PLL	2	10	20.00

图 9　Vivado 原生资源汇总局部

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	0.374 ns	Worst Hold Slack (WHS):	0.027 ns	Worst Pulse Width Slack (WPWS):	0.000 ns
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	162112	Total Number of Endpoints:	161023	Total Number of Endpoints:	50896

All user specified timing constraints are met.

图 10　Vivado 原生时序汇总局部

资源及余量来自布线后报告，与当前固化位流对应。时序结论针对已施加约束的路径；跨时钟结构与板级外部接口预算按接口清单分别核对。

视觉端数据与识别展示

视觉端采用公开数据与现场样本分别开发。公开手机、书籍数据取自 COCO 2017[6]，训练 7706 张、验证 585 张，用于公开数据对照；现场六类样本共 277 张，进行 60 轮训练拟合。图 11 保留原始记录中的曲线与说明，用于展示训练过程；现场功能验证采用实际目标展示和硬件提示联动。




图 11　现场六类模型的训练记录

曲线由已保存训练 CSV 绘制；277 张样本同批训练与验证，指标表示拟合情况。

当前 K230 使用已验收的 SD 启动程序与模型，加入紫色封面辅助检测，并保持原有身份和头姿流程。图 12 为已有板端采样输出，展示紫书封面的实际检测框。资料目标限定为本演示使用的紫色书籍封面，试卷和答题纸不作为该类报警目标。



图 12　K230 紫书封面的板端检测框

采样于 2026 年 10 月 30 日，用于展示板端识别框；整机现场提示结果见 3.1 节。

这部分为 FPGA 提供身份和行为线索；考试授权、计时、画面近黑判断、存储调度、语音排队及证据上传仍在 FPGA 侧实现。

3.4 大模型协作与技能包

团队主导与辅助分工

团队确定作品需求、双摄分工、报警条件和演示流程，结合实物测试作出方案取舍并完成现场验收。大模型用于资料检索、接口核对、代码与测试脚本辅助及结果整理；模型建议结合仿真、实现报告和上板结果选用。

团队提出的要求	模型辅助与核对	落实与验证
HDMI 画面近黑比例达到 98%再报警。	辅助核对有效像素计数、阈值和连续帧条件。	FPGA 内统计；实物验证摆手与全遮挡。
连续或不同类型报警都能播出。	辅助调整队列逻辑，补充连续与混合请求测试。	同类待播合并；连续手机、手机接紫书现场通过。
先优化，再保存原生资源和时序图。	辅助核对同步链、显示对齐及实现报告。	建立余量+0.134→+0.374 ns；LUT 约 31%。

表中为协作摘要。实际提示、模型辅助及字段纠错记录见仓库 report 目录。

FPGA 证据驱动的智能复核

FPGA 负责考试流程、计时、语音执行和证据保存。Agent 与 JoyCode 按老师提问，只读查询已有事件与图像，提供检索和辅助解释，老师结合原图完成复核。

技能提炼与复用

技能	来源与已验证效果	使用方法与范围
report_evidence	由资源、时序和版本核对流程提炼；脚本检查报告来源与 SHA。	运行 check_manifest.py；换工程时更新来源清单。
examguard_review	由事件字段和证据范围核对提炼；已有工具回归验证。	采用查询顺序与提示模板；换场景时替换事件表与接口。

报告核查技能可用于其它 FPGA 项目，复核技能可迁移到设备告警场景；使用方法、验证记录及适用范围随 skill 目录提供。

3.5 从零复现说明

环境与版本

环境为 Windows x64、Vivado 2018.3 build 2405991（含 Artix-7 支持）、Python 3.12 及 pyserial、Icarus 12.0 devel。沿用 2018.3 以匹配现有 MIG、FIFO、时钟和显示 IP。源码放英文路径，如 D:/examguard。

操作步骤

第一步，取得完整代码并核对文件清单。src 为源码，sim 为测试，build 为构建和实现报告，board 为上板材料，data 为数据，skill 为技能，report 为报告，bit 为当前位流和烧录镜像。

第二步，在 PowerShell 设置工具实际路径。以下示例按本机安装位置修改。

```
$env:EXAMGUARD_PYTHON='D:/python/python.exe'
$env:EXAMGUARD_VIVADO_BIN='D:/vivado/2018.3/bin'
$env:EXAMGUARD_IVERILOG_BIN='D:/iverilog/bin'
```

第三步，在仓库根目录依次检查文件、运行关键仿真；完整流程还包括全部检查、SD 准备和 FPGA 构建。

```
powershell -ExecutionPolicy Bypass -File tools/reproduce.ps1
powershell -ExecutionPolicy Bypass -File tools/reproduce.ps1 -Mode quick
powershell -ExecutionPolicy Bypass -File tools/reproduce.ps1 -Mode full
```

结果存入新的 build/reproduction_时间目录。单独 PC 检查用-Mode pc，SD 准备用-Mode sd；脚本不自动烧录。

第四步，按 board 资料接线。在 Vivado 硬件管理器先加载 bit/examguard_current.bit 验证，再按 bit/readme.md 匹配 Flash 布局并固化。K230 使用兼容 CanMV 固件，复制生成的 SD 文件并登记身份；断电重上电检查自动运行。

第五步，启动监考台，选择实际串口和网卡。D:/fpga_real/证据回溯下，sessions 存会话、evidence_out 存图像。换电脑时通过 storage_root 统一调整接收与回放位置。

第六步，身份核对及授权开考后，检查手机、紫书、扭头、近黑覆盖、语音接续和回放。Agent 配置自己的模型服务；JoyCode 导入本机 MCP 配置并启用；网页从桌面生成密码、启动后按显示地址登录。

第四部分　总结

心得体会

作品将一场考试拆解为可核对的阶段，并让每一次疑似事件都能够回到原始图像。设计中最关键的工作是明确各模块的责任：视觉端发现线索，FPGA 持续执行和保存，PC 整理记录，智能体辅助查询。模块间不只传递结果，还保留时间、事件引用和完成状态，便于追查同一次事件。

工程优化依据布线后的真实路径进行：长组合路径通过同步流水级分担，高扇出复位通过物理复制降低负载，跨时钟信号按用途选择同步方式。验证也从“看起来能运行”推进到检查写入响应、窗口边界、连续报警和断电恢复。大模型参与工具说明、错误定位和文档整理，其答复继续由接口定义与测试结果核对。

第五部分　参考文献

[1] XILINX. 7 Series FPGAs Data Sheet Overview: DS180[EB/OL]. [2026-11-01]. https://docs.amd.com/v/u/en-US/ds180_7Series_Overview.

[2] XILINX. Vivado Design Suite User Guide Using Constraints: UG903, 2018.3[EB/OL]. [2026-11-01]. https://docs.amd.com/v/u/2018.3-English/ug903-vivado-using-constraints.

[3] XILINX. 7 Series FPGAs Memory Interface Solutions User Guide: UG586[EB/OL]. [2026-11-01]. https://docs.amd.com/v/u/en-US/ug586_7Series_MIS.

[4] 嘉楠科技. CanMV K230 开发文档[EB/OL]. [2026-11-01]. https://www.kendryte.com/k230_canmv/.

[5] MODEL CONTEXT PROTOCOL. Tools: specification 2025-06-18[EB/OL]. (2025-06-18)[2026-11-01]. https://modelcontextprotocol.io/specification/2025-06-18/server/tools.

[6] LIN T Y, MAIRE M, BELONGIE S, et al. Microsoft COCO: Common Objects in Context[EB/OL]. (2014-05-01)[2026-11-01]. https://arxiv.org/abs/1405.0312.