

# 硬件综合设计注意事项

#### 目录

一、三种不同的指令集

二、CPU的硬件结构与verilog模块

三、单周期CPU结构与多周期流水线结构

四、典型模块结构, verilog代码分析

#### 目录


- 一、三种不同的指令集
- 二、CPU的硬件结构与verilog模块

三、单周期CPU结构与多周期流水线结构

四、典型模块结构, verilog代码分析

#### 1、MIPS指令集

#### 1. R型指令



OP:操作码,R型指令的OP字段都是"000000",由功能码的值定义不同的运算操作!

func: 功能码, 能给出不同的操作。

例如: 当 op = "000000", func="100000", 即32时, 表示"加法"运算。

当 op = "000000", func="100010", 即34 时, 表示"减法"运算。

rs: 第一个源操作数所保存的寄存器名称

rt: 第二个源操作数所在的寄存器名称

#### 2. I型指令

OP:操作码

rs: 第一个源操 作数寄存器

rt: 第二个源操 作数寄存器

immediate: 立即数或load/store指令和分支指令的偏移地

#### 3. J型指令



OP: 操作码

target address: 无条件转移地址的低26位。将PC高4位(放在高4位)拼上26位 直接地址,最后添2个"0"就是32位目标地址。

# 1、MIPS指令集

		指令组		31 条	)					
	助 记 符	指令格	子式					示例	示例含义	操作及其解释
	Bit #	3126	252 1	201 6	1	106				
	R-typ e	ор	rs	rt	rd	sham t	func			
C	add	0000	rs	rt	rd		10000 0	add \$1,\$2,\$3	\$1=\$2+\$3	rd <- rs + rt ; 其中 rs=\$2, rt=\$3, rd=\$1
	addu	00000 0		rt	rd	0000 0	10000 1	addu \$1,\$2,\$3	\$1=\$2+\$3	rd <- rs + rt ;其中 rs=\$2, rt=\$3, rd=\$1,无符号数
	sub	00000 0		rt	rd		10001 0	sub \$1,\$2,\$3	\$1=\$2-\$3	rd <- rs - rt ; 其中 rs=\$2, rt=\$3, rd=\$1
	subu	00000 0		rt	rd	0000 0	10001 1	subu \$1,\$2,\$3	\$1=\$2-\$3	rd <- rs - rt ; 其中 rs=\$2,rt=\$3, rd=\$1,无符号数
	and	0000		rt	rd	0000 0	10010 0	and \$1,\$2,\$3	\$1=\$2 & \$3	rd <- rs & rt ;其中 rs=\$2, rt=\$3, rd=\$1
	or	00000		rt	rd	0000	10010 1	or \$1,\$2,\$3	\$1=\$2   \$3	rd <- rs   rt ; 其中 rs=\$2, rt=\$3, rd=\$1
	xor	00000 0		rt	rd		10011 0	xor \$1,\$2,\$3	\$1=\$2 ^ \$3	rd <- rs xor rt ; 其中 rs=\$2, rt=\$3, rd=\$1(异或)
	nor	0000		rt	rd	0000	10011 1	nor \$1,\$2,\$3	\$1=~(\$2   \$3)	rd <- not(rs   rt) ; 其中 rs=\$2, rt=\$3, rd=\$1(或非)

# 1、MIPS指令集

				7				
	I-typ e	op	rs	rt	immediate			
	addi	00100 0	rs	rt	immediate	addi \$1,\$2,1 00	\$1=\$2+100	rt <- rs + (sign-extend)immediate; 其中 rt=\$1,rs=\$2
	addiu	00100 1	rs	rt	immediate	addiu \$1,\$2,1	\$1=\$2+100	rt <- rs + (zero-extend)immediate ; 其中rt=\$1,rs=\$2
C	andi	00110 0	rs	rt	immediate	andi \$1,\$2,1	\$1=\$2 & 10	rt <- rs & (zero-extend)immediate ; 其中 rt=\$1,rs=\$2
	ori	00110 1		rt	immediate	andi \$1,\$2,1 0	\$1=\$2   10	rt <- rs   (zero-extend)immediate; 其中 rt=\$1,rs=\$2
	xori	00111 0	rs	rt	immediate	andi \$1,\$2,1	\$1=\$2 ^ 10	rt <- rs xor (zero-extend)immediate ; 其中 rt=\$1,rs=\$2
	lui	00111 1		rt	immediate	lui \$1,100	\$1=100*6553	rt <- immediate*65536; 将 16 位 3 立即数放到目标寄存器高 16 位,目标寄存器的低 16 位填 0
	J-typ e	ор	addre	ss				
	j	00001 0	addre	ddress	j 10000	_	PC <- (PC+4)[3128],address,0,0 ; address=10000/4	
	jal	00001	addre	ddress	jal 10000	\$31<-PC+4; goto 10000	\$31<-PC+4 ; PC <- (PC+4)[3128],address,0,0 ; address=10000/4	

31 30	$25 \ 24$	21 20	19	15 14 12	2 11 8 7	6 0	
funct7		rs2	rs1	funct3	rd	opcode	R-type
j	mm[11:0]		rsl	funct3	rd	opcode	] I-type
111						1	1 a .
[11:5]		rs2	rsl	funct3	[  imm[4:0]	opcode	S-type
[ '	0 4	0	1		I '[4 1] I '[11]	1	ם ו
[imm[12]   imm[1]	[6:0.	rs2	rsl	funct3	$ \operatorname{imm}[4:1]  \operatorname{imm}[11]$	opcode	B-type
		[91.19]				Longodo	1 TT 4 0
	limi	n[31:12]			rd	opcode	] U-type
[imm]20] ]	mm[10.1]	imm 111	inan	10.19	l nd	ongodo	l I trmo
[imm[20]] i	mm[10:1]	[imm[11]		n[19:12]	rd	opcode	] J-type

### RISC-V 指令格式

#### 32-bit RISC-V instruction formats

Format																Bit																	
ruillat	31	30	29	28	27	26	25	2	4 23	22	21	L 20	1	9	18	17	16	15	14	13	12	13	1 10	9	8	7	6	5 5	4	3	2	1	0
Register/register			fı	ınct7						rs2	?					rs1			3	funct	3			rd					C	орсо	de		
Immediate					j	mm[	11:0	)]								rs1			3	funct	3			rd					C	pco	de		
Upper immediate									1	mm[.	31:	12]												rd					C	pco	de		
Store			imn	n[11:	:5]					rs2	2					rs1				funct	3		im	m[	4:0]				C	эрсо	de		
Branch	[12]		imm[11:5] imm[10:5]							rs2	?					rsl				funct	3		imm[	4:1	]	[11]			C	эрсо	de		
Jump	[20]					mm[	10:1	1				[1:	.]			ir	nm[	19:1:	2]					rd					C	орсо	de		

- opcode (7 bits): Partially specifies which of the 6 types of instruction formats.
- funct7, and funct3 (10 bits): These two fields, further than the opcode field, specify the operation to be performed.
- rs1 (5 bits): Specifies, by index, the register containing first operand (i.e., source register).
- rs2 (5 bits): Specifies the second operand register.
- rd (5 bits): Specifies the destination register to which the computation result will be directed.

31 25	5 24 20	19	15	14	12	11 7	6 0	
	imm[31:12]	_				$\operatorname{rd}$	0110111	Ului
	imm[31:12]	_				$\operatorname{rd}$	0010111	U auipc
in	nm[20 10:1 11]	19:12				$\operatorname{rd}$	1101111	J jal
imm[11	1:0]	rs1		000	C	$\operatorname{rd}$	1100111	I jalr
imm[12 10:5]	rs2	rs1		000	C	imm[4:1 11]	1100011	B beq
imm[12 10:5]	rs2	rs1		00	1	imm[4:1 11]	1100011	B bne
imm[12 10:5]	rs2	rs1		100	C	imm[4:1 11]	1100011	Bblt
imm[12 10:5]	rs2	rs1		10	1	imm[4:1 11]	1100011	B bge
imm[12 10:5]	rs2	rs1		110	C	imm[4:1 11]	1100011	B bltu
imm[12 10:5]	rs2	rs1		11	1	imm[4:1 11]	1100011	B bgeu
imm[1]	1:0]	rs1		000	C	$\operatorname{rd}$	0000011	I lb
imm[1]	1:0]	rs1		00	1	$\operatorname{rd}$	0000011	I lh
imm[1]	1:0]	rs1		010	C	$\operatorname{rd}$	0000011	I lw
imm[11	1:0]	rs1		100	)	rd	0000011	I lbu
imm[1]	1:0]	rs1		10	1	$\operatorname{rd}$	0000011	I lhu
imm[11:5]	rs2	rs1		000	)	imm[4:0]	0100011	$\int S sb$
imm[11:5]	rs2	rs1		00	1	imm[4:0]	0100011	$\int S  \sinh$

imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	S sw
imm[11	:0]	rs1	000	rd	0010011	I addi
imm[11]	[0:	rs1	010	$\operatorname{rd}$	0010011	I slti
imm[11	.:0]	rs1	011	$\operatorname{rd}$	0010011	I sltiu
imm[11	[0:	rs1	100	rd	0010011	I xori
imm[11	.:0]	rs1	110	$\operatorname{rd}$	0010011	I ori
imm[11	[0:	rs1	111	rd	0010011	I andi
0000000	shamt	rs1	001	$\operatorname{rd}$	0010011	I slli
0000000	shamt	rs1	101	$\operatorname{rd}$	0010011	I srli
0100000	shamt	rs1	101	rd	0010011	I srai
0000000	rs2	rs1	000	$\operatorname{rd}$	0110011	Radd
0100000	rs2	rs1	000	rd	0110011	R sub
0000000	rs2	rs1	001	$\operatorname{rd}$	0110011	R sll
0000000	rs2	rs1	010	rd	0110011	R slt
0000000	rs2	rs1	011	rd	0110011	R sltu
0000000	rs2	rs1	100	rd	0110011	R xor
0000000	rs2	rs1	101	rd	0110011	brack R srl

#### RISC-V 指令格式

H	010000	0		2	-	101	1	0110011	Ъ
	010000	0		rs2	${ m rs}1$	101	$\operatorname{rd}$	0110011	R sra
	000000	0		rs2	rs1	110	$\operatorname{rd}$	0110011	Ror
	000000	0		rs2	rs1	111	$\operatorname{rd}$	0110011	Rand
	0000	pre	d	succ	00000	000	00000	0001111	I fence
	0000	000	00	0000	00000	001	00000	0001111	I fence.i
	000	000000000			00000	000	00000	1110011	I ecall
	000	00000	000	1	00000	000	00000	1110011	I ebreak
		$\operatorname{csr}$			rs1	001	$\operatorname{rd}$	1110011	I csrrw
		$\operatorname{csr}$			rs1	010	$\operatorname{rd}$	1110011	I csrrs
		csr			rs1	011	$\operatorname{rd}$	1110011	I csrrc
		$\operatorname{csr}$			zimm	101	$\operatorname{rd}$	1110011	I csrrwi
		csr			zimm	110	rd	1110011	I csrrsi
		$\operatorname{csr}$			zimm	111	rd	1110011	I csrrci

#### RISC-V 指令格式

#### ARM 指令集

#### 指令格式

#### 基本格式

 $\langle opcode \rangle \{\langle cond \rangle\} \{S\} \langle Rd \rangle, \langle Rn \rangle \{, \langle opcode 2 \rangle\}$ 

其中, 〈〉内的项是必须的, {} 内的项是可选的, 如〈opcode〉是指令助记符, 是必须的, 而 {〈cond〉} 为指令执行条件, 是可选的, 如果不写则使用默认条件 AL(无条件执行)。

opcode	指令助记符,如 LDR,STR等
cond	执行条件,如 EQ,NE等
S	是否影响 CPSR 寄存器的值,书写时影响 CPSR,否则不影响
Rd	目标寄存器
Rn	第一个操作数的寄存器
operand2	第二个操作数

## ARM架构指令集汇总

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MRS					0	0	0	1	0	S	0	0	1	1	1	1		R	d		0	0	0	0	0	0	0	0	0	0	0	0
MSR0					0	0	0	1	0	S	1	0	a	0	0	a	1	1	1	1	0	0	0	0	0	0	0	0		Rr	m	
dp0					0	0	0		OpC	ode		S		Ri	n			R	d									0		Rr	m	
BX					0	0	0	1	U	U	1_	0	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	1		Ri	II)	
dp1					0	0	0		მუმ	ode		S		Ri	n			R	d			R	S		0			1		Ri	II	
MULT					0	0	0	0	0	0	A	S		R	d			R	n			R	S		1	0	0	1		Ri	.Ti	
MULTL					0	0	0	0	1	U	A	S		Rdhi Rn		Rd	lo			R	S		1	0	0	1		Rr	T)			
SWP					0	0	0	1	0	В	0	0		Ri	n			R	d		0	0	0	0	1	0	0	1		Rr	.Ti	
LDRH0					0	0	0	Р	U	0	W	L		Ri	n			R	d		0	0	0	0	1	0	1	1		Rr	.Ti	
LDRH1					0	0	0	Р	U	1	W	L		Ri	n			R	d						1	0	1	1				
LDRSB0					0	0	0	Р	U	0	W	1		Ri	n			R	d		0	0	0	0	1	1	0	1		Rr	.Ti	
LDRSB1					0	0	0	Р	Ü	1	W	1		Ri	n			R	d						1	1	0	1				
LDRSH0					0	0	0	Р	Ü	0	W	1		Ri	n			R	d		0	0	0	0	1	1	1	1		Rr	T)	
LDRSH1					0	0	0	Р	Ü	1	W	1		R	n			R	d						1	1	1	1				
MSR1					0	0	1	1	0	S	1	0	a	0	0	a	1	1	1	1												
dp2					0	0	1	L	OpC	ode		S		Ri	n			R	d													
LDR0					0	1	0	Р	Ŭ	В	W	L		Ri	n			R	d													
LDR1					0	1	1	Р	Ü	В	W	L		Ri	n			R	d									0		Rr	II)	
LDM					1	0	0	Р	Ŭ	S	W	L		R	n																	
В					1	0	1	L																								
SWI	Ц	C01	ND		1	1	1	1																								12

13

#### COND条件码

## 条件执行

[31:28]	汇编语言缩写	含义	条件码状态
0000	EQ	等于	cpsr_z == 1'b1
0001	NE	不等于	cpsr_z == 1'b0
0010	CS/HS	进位标志置位/无符号大	cpsr_c== 1'b1
		于或等于	
0011	CC/LO	进位标志清零/无符号小	cpsr_c==1'b0
		于	
0100	MI	小于/负值	cpsr_n==1'b1
0101	PL	大于/正值或零	cpsr_n==1'b0
0110	VS	溢出	cpsr_v==1'b1
0111	VC	无溢出	cpsr_v==1'b0
1000	HI	无符号大于	( cpsr_c==1'b1 )&(cpsr_z==1'b0)
1001	LS	无符号小于或等于	( cpsr_c==1'b0 ) (cpsr_z==1'b1)
1010	GE	有符号大于或等于	( cpsr_n==cpsr_v)
1011	LT	有符号小于	( cpsr_n!=cpsr_v)
1100	GT	有符号大于	( cpsr_z==1'b0)&(cpsr_n==cpsr_v)
1101	LE	有符号小于或等于	( cpsr_z==1'b1) (cpsr_n!=cpsr_v)
1110		无条件执行	1'b1
1111	NV	无定义	1'b0

### DPO指令——处理方式表 (Data Process)

OpCode	指令	操作方式
0000	AND	Rd = Rn & sec_operand
0001	EOR	Rd = Rn ^ sec_operand
0010	SUB	Rd = Rn – sec_operand
0011	RSB	Rd = sec_operand – Rn
0100	ADD	Rd = Rn + sec_operand
0101	ADC	Rd = Rn + sec_operand + cpsr_c
0110	SBC	Rd = Rn - sec_operand + cpsr_c - 1
0111	RSC	Rd = sec_operand – Rn + cpsr_c – 1
1000	TST	进行Rn & sec_operand操作,结果不写入Rd
1001	TEQ	进行Rn ^ sec_operand操作,结果不写入Rd
1010	CMP	进行Rn - sec_operand操作,结果不写入Rd
1011	CMN	进行Rn + sec_operand操作,结果不写入Rd
1100	ORR	Rd = Rn   sec_operand
1101	MOV	Rd = sec_operand
1110	BIC	Rd = Rn & ~sec_operand
1111	MVN	Rd = ~sec_operand

#### DP1指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0 OpCode			S		R	n			R	d			Rs			0	rc	ot	1		Rı	n			

#### DP2指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	Opt	Code			S		R	n			R	d			nur	n					da	ta			

### MULT指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	A	S		R	d			R	n			Rs			1	0	0	1		Rr	n	

### MULTL指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	<b>C</b>	Α	S		Ro	lhi			Ro	llo			Rs			1	0	0	1		Rr	n	

#### MRS指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	S	0	0	1	1	1	1		R	d		0	0	0	0	0	0	0	0	0	0	0	0

#### B指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	L											offs	set												

### BX指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	1		Rr	n	

#### SWI指令——概述

27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1											lab	el												

#### 3种指令集的比较

#### ADD指令在3种指令集中的机器码

#### ADD指令在MIPS指令集中

													sh	nif	t			fui	nct	io	n	
31	•••••	26	25	•••	21	20		16	15	•••	11	10	9	8	7	6	5	4	3	2	1	0
	000000			Rs			Rt	7 (1)		Rd		0	0	0	0	0	1	0	0	0	0	0

#### ADD指令在RISC-V指令集中

31	25	24	20	19	15	14	12	11	7	6	0		
0000000			rs2	r	s1	00	0		$\operatorname{rd}$	01	10011	R add	

#### ADD指令在ARM指令集中

31	. 3	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
C	NC	D矣	条件	码	0	0	0		Op(	ode		S		R	n			R	d									0		R	m	
•									01	00																						

#### 硬件综合课程设计注意事项

一、三种不同的指令集


二、CPU的硬件结构与verilog模块

三、单周期CPU结构与多周期流水线结构

四、典型模块结构, verilog代码分析


# 1、CPU的硬件组成

### CPU的架构




#### 1、CPU的硬件组成

#### 细化后的单周期CPU硬件结构



#### 1、CPU的硬件组成

#### 细化后的单周期CPU硬件结构



#### 2、CPU的每个硬件模块功能和代码

### 译码控制模块最复杂

#### 译码控制模块主要功能有:

- 1、根据指令的操作码,生成运算器进行相应的加、减、与、或、直送等运算所需的控制信号。
- 2、根据指令的地址码,控制寄存器操作数的取值、立即数的符号扩展。
- 3、根据指令的地址码,发出对存储器进行读、写的控制信号。

### 其次是运算模块

#### 运算模块主要功能有:

- 1、根据译码模块送来的控制信号,进行相应的加、减、与、或、直送等运算。
- 2、根据运算结果,设置标志位(零、符号、溢出、进位)。
- 3、运算结果送给对应的临时寄存器。

#### MIPS指令集中, 译码控制模块代码

```
case (op)
 6'b000000: begin
     case (op2)
         5'b00000: begin
             case (op3)
                 `EXE OR: begin //or指令
                    wreg o <= `WriteEnable; aluop o <= `EXE OR OP;</pre>
                     alusel o <= `EXE RES LOGIC; reg1 read o <= 1'b1; reg2 read
                    instvalid <= `InstValid;</pre>
                    end
                 `EXE AND: begin //and指令
                    wreq o <= `WriteEnable; aluop o <= `EXE AND OP;
                     alusel o <= `EXE RES LOGIC; reg1 read o <= 1'b1; reg2 read o <=
                    instvalid <= `InstValid;</pre>
                     end
                 `EXE XOR: begin //xor指令
                    wreg o <= `WriteEnable; aluop o <= `EXE XOR OP;</pre>
                    alusel_o <= `EXE_RES_LOGIC; reg1_read_o <= 1'b1; reg2_read_o
                    instvalid <= `InstValid;</pre>
```

#### MIPS指令集中, 译码控制模块代码

```
case (OpCode)
    //R type
    `INSTR RTYPE OP:
    begin
        jump = 0;
        RegDst = 0;
        Branch = 0;
        MemR = 0;
        Mem2R = 0;
        MemW = 0;
        RegW = 1;
        Alusrc = 0;
        ExtOp = `EXT ZERO;
    case (funct)
        `INSTR SUB FUNCT:
        begin
            Aluctrl = `ALUOp SUB;
        end
```

```
assign {ReqDstD, RegWriteD, ALUSrcD, BranchD, MemWriteD, ALUControlD, MemToReqD,
   ExtOpD, IsJJalD, IsJrJalrD, CompOpD, IsLbSbD, IsLhShD, IsUnsignedD,
   MdOpD, HiLoWriteD, HiLoD, IsMdD, IsShamtD} = CtrlCode;
always @(*)
begin
casex (OpD)
 LB:
    CtrlCode <= 27'b1 1 01 0 0 0000 1 00 0 000 1 0 0 00 0 0 0;
    CtrlCode <= 27'b1 1 01 0 0 0000 1 00 0 000 1 0 1 00 0 0 0;
 LBU:
    CtrlCode <= 27'b1 1 01 0 0 0000 1 00 0 000 0 1 0 00 0 0 0;
 LH:
    CtrlCode <= 27'b1 1 01 0 0 0000 1 00 0 000 0 1 1 00 0 0 0 0;
 LHU:
    LUI:
 LW:
    CtrlCode <= 27'b0 0 01 0 1 0000 0 00 0 0 000 1 0 0 00 0 0 0;
 SB:
    CtrlCode <= 27'b0 0 01 0 1 0000 0 00 0 0 00 0 1 0 00 0 0 0;
 SH:
    SW:
    BEQ:
    BNE:
    BGTZ:
    BLEZ:
 BB:
 begin
   casex (RtD)
    BGEZ:
        BLTZ:
    default: CtrlCode <= 27'b0;</pre>
   endcase
 end
 J:
    JAL:
    ADDI:
 ANDI:
    ORI:
    XORI:
    SLTI:
 RType:
```

### RISC-V指令集中,译码控制模块代码

```
// 写寄存器地址
wd_o <= inst_i[11:7];
                                                 // 读寄存器 A 地址
reg1 addr o <= inst i[19:15];
reg2 addr o \leq inst i[24:20];
                                                  // 读寄存器 B 地址
// 单值控制信号
 branch_o \leq op[6]&op[5]&op[4]&op[3]&op[2]&op[1]&op[0];
   // B-type
jump_o \le op[6]&op[5]&op[4]&op[3]&op[2]&op[1]&op[0];
                                                                             // J-type
mem to reg o \leq \text{op}[6]\&\text{op}[5]\&\text{op}[4]\&\text{op}[3]\&\text{op}[2]\&\text{op}[1]\&\text{op}[0];
                                                                             // Load
reg wr o \leq (^{\circ}op[6]&op[5]&op[4]&^{\circ}op[3]&^{\circ}op[2]&op[1]&op[0])
                                                                             // R-type
  (^{\circ}op[6]\&^{\circ}op[5]\&op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0]) // I-type-ALU
  (~op[6]&op[5]&op[4]&~op[3]&op[2]&op[1]&op[0]) // lui
  (^{\circ}op[6]\&^{\circ}op[5]\&^{\circ}op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0]) // Load
  (op[6]&op[5]&op[4]&op[3]&op[2]&op[1]&op[0]); // J-type
mem wr o \leq ^{\circ}op[6]&op[5]&^{\circ}op[4]&^{\circ}op[3]&^{\circ}op[2]&op[1]&op[0];
                                                                            // Store
alu_asrc_o \le op[6]&op[5]&op[4]&op[3]&op[2]&op[1]&op[0];
                                                                             // J-type
```

#### RISC-V指令集中,译码控制模块代码

```
// 多值控制信号
 alu_bsrc_o[1] \le (\circ p[6]\&\circ p[5]\&op[4]\&\circ p[3]\&\circ p[2]\&op[1]\&op[0])
                                                                                          // I-type-ALU
(^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&op[2]\&op[1]\&op[0])
                                                                     // lui
(^{\circ}op[6]\&^{\circ}op[5]\&^{\circ}op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0])
                                                                  // Load
(^{\circ}op[6]\&op[5]\&^{\circ}op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0]);
                                                                    // Store
                                                                                               alu bsrc o[0] <=
op[6]&op[5]&^{o}p[4]&op[3]&op[2]&op[1]&op[0];
                                                                                                              ext op o[2] <=
                                                                  // J-type
op[6]&op[5]&~op[4]&op[3]&op[2]&op[1]&op[0];
                                                                  // J-type
                                                                                              ext_op_o[1] <=
(op[6]&op[5]&^op[4]&^op[3]&^op[2]&op[1]&op[0])
                                                                  // B-type
(^{\circ}op[6]\&op[5]\&^{\circ}op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0]);
                                                                                            ext_op o[0] <=
                                                                  // Store
(^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&op[2]\&op[1]\&op[0])
                                                                  // lui
(op[6]&op[5]&^op[4]&^op[3]&^op[2]&op[1]&op[0]);
                                                                  // B-type
alu_{ctr_o[3]} \leftarrow (op[6]&op[5]&op[4]&op[3]&op[2]&op[1]&op[0])
                                                                                      // lui
(op[6]\&op[5]\&^op[4]\&^op[3]\&^op[2]\&op[1]\&op[0]);
                                                                  // B-type
                                                                                              alu_ctr_o[2] <=
((^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0])
                                                                // R-type
(^{\circ}op[6]\&^{\circ}op[5]\&op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0]))
                                                                                                                   & fn[2]
                                                                  // I-type-ALU
(^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&op[2]\&op[1]\&op[0]);
                                                                    // 1ui
                                                                                            alu_ctr_o[1] <=
((^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0])
                                                                // R-type
(^{\circ}op[6]\&^{\circ}op[5]\&op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0]))
                                                                  // I-type-ALU
                                                                                                                   & fn[1]
(^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&op[2]\&op[1]\&op[0]);
                                                                    // lui
                                                                                                alu_ctr_o[0]
((^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0])
                                                                // R-type
(^{\circ}op[6]\&^{\circ}op[5]\&op[4]\&^{\circ}op[3]\&^{\circ}op[2]\&op[1]\&op[0]))
                                                                                                                   & fn[0]
                                                                  // I-type-ALU
(^{\circ}op[6]\&op[5]\&op[4]\&^{\circ}op[3]\&op[2]\&op[1]\&op[0]);
                                                                   // 1ui
```

#### 运算模块代码

```
always @(*) begin
 case (OP)
 0: RESULT \langle = X + Y \rangle / / add
   1: RESULT \langle = X - Y; // \text{ sub} \rangle
   2: RESULT <= X & Y; // and
   3: RESULT <= X | Y; // or
   4: RESULT <= X ^ Y; // xor
   5: RESULT <= X << Y; // shift left logical
       RESULT <= X >> Y; // shift right logical
   6:
   7: RESULT <= X signed >>> Y; // shift right arithmetic
   8: RESULT <= X * Y; // mul
   9: RESULT <= X * Y; // mulh
   10: RESULT <= X / Y: // div
   11: RESULT <= X % Y; // rem
   12: RESULT <= (X_signed < Y_signed ? 1 : 0); // set less than (slt)
   13: RESULT \langle = (X \langle Y ? 1 : 0); // \text{ set less than (sltu)} \rangle
 endcase
```


#### 硬件综合课程设计注意事项


- 一、三种不同的指令集
- 二、CPU的硬件结构与verilog模块


三、单周期CPU结构与多周期流水线结构

四、典型模块结构, verilog代码分析


## 1、单周期CPU结构的设计要点








控制部件由节拍发生器和 控制信号产生线路 组成,分别完成标明指令执行步骤和向各个部件提供控制信号的功能。




#### 状态转移图和指令各执行步骤的操作功能




指令步骤	读取指令	指令译码	执行运算	内存读写	数据写回
J指令	IR←	PC←PC[3128]   (target<<2)			
Branch型	MEM[PC]	C←PC+(符号扩展 (imm)<<2)	若条件成立 则 PC←R		
R 类型		A←Reg[rs]	C←A op B		Reg[rd]←C
Sw指令	PC ← PC+4		C←A+符	Mem[C]←B	
Lw指令	T C T 4	B←Reg[rt]	号扩展(Imm)	DR←Mem[C]	Reg[rt]←DR

#### **Control Unit**




## 2、多周期非流水线CPU结构的设计要点

#### **Control FSM**



## 3、多周期非流水线CPU结构的设计要点


#### **FSM** Implementation




使用有限状态机标志执行步骤

## 3、多周期流水线CPU结构的设计要点

### 流水线的(各个阶)段寄存器




## 设计时注意事项



#### 3、多周期流水线CPU结构的设计要点

#### 流水线控制的实现




#### ▶ 在RF/ID阶段生成控制信号


- ▶ 1个时钟周期后使用EX要用的控制信号
- ▶ 2个时钟周期后使用MEM要用的控制信号
- ▶ 3个时钟周期后使用WB要用的控制信号

## 3、多周期流水线CPU结构的设计要点


#### 支持流水的CPU



### 能处理数据冲突的数据通路



#### 单周期、多周期非流水线与多周期流水线比较



## 硬件综合课程设计注意事项

- 一、三种不同的指令集
- 二、CPU的硬件结构与verilog模块

三、单周期多周期非流水线与多周期流水线结构

四、典型模块结构, verilog代码分析

# 1、单周期CPU设计

# 2、多周期非流水线CPU设计

# 3、多周期流水线CPU设计



# Thank You!