



آزمایشگاه معماری کامپیوتر

نیم سال سوم ۱۴۰۴-۰۵

استاد: دکتر حمید سربازی آزاد

دانشکده‌ی مهندسی کامپیوتر

معین آعلی - ثمین اکبری


ضرب کننده ممیز ثابت

آزمایش سوم

خلاصه

در این آزمایش یک ضرب کننده دودویی 4×4 به روش Shift & Add در نرم افزار Logisim طراحی و پیاده سازی شده است. مدار به صورت ترتیبی کار می کند و کاملاً از تراشه های سری ۷۴ کتابخانه ی TTL ساخته شده: 7408 برای گیت های AND، 74283 برای جمع ۴ بیتی، دو عدد 74194 به عنوان ثبات های ACC و Q، 74161 برای شمارش چهار سیکل، و 7404 برای ساخت سیگنال های کنترلی. مدار اصلی (multiplier) طراحی هسته است و مدار main همان هسته را با یک قطعه ی Clock برای دمو می پیچد.

بلوک دیاگرام ضرب کننده



هدف آزمایش

هدف از این آزمایش، طراحی و پیاده سازی یک ضرب کننده دودویی چهاربیتی به روش shift & add است. برخلاف ضرب کننده ترکیبی که همه ی حاصل ضرب های جزئی را یک جا جمع می کند، این مدار عملیات را در چند سیکل ساعت انجام می دهد و با سیگنال های End/Start شروع و پایان کار را اعلام می کند. اهداف مشخص این آزمایش عبارت اند از:

- آشنایی عملی با الگوریتم ضرب ترتیبی Shift & Add.
- پیاده سازی مدار با تراشه های استاندارد TTL سری ۷۴ (بدون گیت مجزا خارج از بسته ها).
- طراحی واحد کنترل با استفاده از پین های مد ثبات 74194 و شمارنده ی 74161.
- بررسی صحت عملکرد با بردارهای تست ترتیبی، از جمله پوشش کامل ۲۵۶ ضرب ممکن.

رابط مدار

سیگنال	جهت	پهنا	توضیح
A	ورودی	۴	مضروب
B	ورودی	۴	مضروب فیه
start	ورودی	۱	سطحی؛ برای مقداردهی اولیه فعال می شود
clk	ورودی	۱	لبه ی بالارونده
C	خروجی	۸	حاصل ضرب
end	خروجی	۱	با معتبر شدن C فعال می شود

الگوریتم Shift & Add

ثبات ها: $ACC[3:0]$ (انبار)، $Q[3:0]$ (مضروب فیه)، و $M[3:0] = A$ (مضروب، روی پین های ورودی ثابت).
هر سیکل جمع و شیف را با هم در یک لبه ی ساعت انجام می دهد:

$$\{Cout, S[3:0]\} = ACC + (Q, M[3:0])$$

$$ACC \leftarrow \{Cout, S_3, S_2, S_1\}$$

$$Q \leftarrow \{S_0, Q_3, Q_2, Q_1\}$$

پس از ۴ تکرار: $C[7:4] = ACC$ و $C[3:0] = Q$
ردیابی دستی برای $A = 3$ و $B = 3$:

cycle	ACC	Q	$Q \cdot$	sum
init	0000	0011	—	—
۱	0001	1001	۱	00011
۲	0010	0100	۱	00100
۳	0001	0010	۰	00010
۴	0000	1001	۰	00001

نتیجه $00001001 = 9$ که درست است.

تراشه ها

نقش	تراشه	مرجع
$M_i = A_i \cdot Q_i$ — چهار گیت AND دو ورودی	7408	U1
$CIN = GND$ با $ACC + M$ — جمع کننده ی ۴ بیتی	74283	U2
$\{Cout, S_3, S_2, S_1\}$ ثبات ACC — بارگذاری موازی	74194	U3
ثبات Q — بارگذاری B، سپس شیف راست با ورودی سریال S_0	74194	U4
شمارنده ی ۴ سیکل — تولید end	74161	U5
اینورتر شش تایی — دو گیت استفاده شده: nST و RUN	7404	U6

هیچ گیت مجزایی خارج از بسته های TTL استفاده نشده است. دو قطعه ی Constant سطح منطقی ۱ (VCC) و ۰ (GND) را برای پین های tie-off تأمین می کنند.

واحد کنترل

نکته‌ی طراحی: پین‌های مد خود 74194 کل کنترل را می‌سازند و هیچ فلیپ‌فلاپ اضافی لازم نیست.

- $nST = \text{NOT}(\text{start})$ و $\text{RUN} = \text{NOT}(\text{end})$ (هر دو از U6).
- $nCLR = nST$ و $S_1 = S_0 = \text{RUN} : (\text{ACC}) U3$.
- $nCLR = VCC$ و $S_1 = \text{RUN}$ ، $S_0 = \text{start} : (Q) U4$.
- U5 (شمارنده): $nCLR = nST$ و $nLOAD = VCC$ ، $\text{ENP} = \text{ENT} = \text{RUN}$.
- $\text{end} = U5.QC$ (شمارنده به ۴ رسیده، یعنی بیت ۲).


کدگذاری مد 74194 روی $S_1 S_0$: 11 بارگذاری موازی، 01 شیفت راست، 00 نگه‌داری.

مد / شمارنده	مد ACC	end	start	فاز
بارگذاری B / پاک با nCLR	پاک با nCLR	۰	۱	بارگذاری
شیفت راست / می‌شمارد	بارگذاری نتیجه‌ی جمع	۰	۰	اجرا
نگه‌داری / ثابت روی ۴	نگه‌داری	۱	۰	پایان

نحوه‌ی استفاده

1. start را ۱ کن.
 2. یک لبه‌ی ساعت بده — B وارد Q می‌شود؛ ACC و شمارنده به‌صورت آسنکرون صفر می‌مانند.
 3. start را ۰ کن.
 4. چهار لبه‌ی ساعت دیگر بده. پس از لبه‌ی چهارم $\text{end} = 1$ می‌شود و C حاصل ضرب را نگه می‌دارد.
- مجموعاً ۵ سیکل ساعت. C همیشه از $\{ACC, Q\}$ رانده می‌شود، پس مقادیر میانی هم در حین اجرا قابل مشاهده‌اند و مقدار نهایی دقیقاً هم‌زمان با بالا رفتن end ظاهر می‌شود.
- در مدار main یک قطعه‌ی Clock واقعی وجود دارد؛ کافی است با Ctrl+K تیک بزنی.

مدار multiplier



مدار main

