



آزمایشگاه معماری کامپیوتر

نیم سال سوم ۱۴۰۴-۰۵

استاد: دکتر حمید سربازی آزاد

دانشکده مهندسی کامپیوتر

معین آعلی - ثمین اکبری


تبدیل عدد دهدهی به دودویی

آزمایش پنجم

خلاصه

در این آزمایش مداری طراحی شده که یک عدد دهدهی سه رقمی به فرم BCD را می گیرد و با فعال شدن سیگنال Start آن را به معادل دودویی تبدیل می کند و در پایان سیگنال End را فعال می کند. تراشه های استفاده شده: شش عدد 74194 به عنوان ثبات های ارقام و ثبات نتیجه، سه عدد 74283 برای عمل تصحیح تفریق ۳، سه عدد 74157 برای انتخاب مسیر داده، یک 74161 برای شمارش تکرارها، و 7404، 7408 و 7432 برای واحد کنترل. مجموعاً ۱۶ تراشه.

بلوک دیاگرام مدار



هدف آزمایش

هدف، طراحی مداری است که عدد دهدهی سه رقمی را به معادل دودویی تبدیل کند. اهداف مشخص عبارت اند از:

- آشنایی عملی با الگوریتم تبدیل BCD به دودویی به روش شیفت راست و تفریق ۳ (معکوس Double Dabble).
- پیاده سازی مدار با تراشه های استاندارد TTL سری ۷۴، بدون استفاده از ماژول های آماده ی تبدیل.
- طراحی واحد کنترل ترتیبی با سیگنال های Start و End.
- بررسی صحت عملکرد با پوشش کامل هر ۱۰۰۰ ورودی ممکن.

رابط مدار

مدار اصلی converter است و مدار main همان را برای نمایش با Clock و نمایشگرهای هفت قطعه ای می پیچد.

سیگنال	جهت	پهنا	توضیح
A	ورودی	۱۲	عدد BCD: $A[11:8]$ صدگان، $A[7:4]$ دهگان، $A[3:0]$ یکان
Start	ورودی	۱	سطحی؛ شروع عملیات
clk	ورودی	۱	لبه‌ی بالارونده
B	خروجی	۱۰	معادل دودویی (۰ تا ۹۹۹)
End	خروجی	۱	با معتبرشدن B فعال می‌شود

خروجی ۱۰ بیت است چون بزرگ‌ترین ورودی یعنی ۹۹۹ برابر $2(1111100111)$ می‌شود که ۱۰ بیت لازم دارد. در مدار main به‌جای یک ورودی ۱۲ بیتی، سه ورودی ۴ بیتی مجزا (A_0, A_1, A_2) گرفته می‌شود تا هر رقم روی نمایشگر خودش دیده شود.

الگوریتم تبدیل

طبق دستور کار، الگوریتم تبدیل یک عدد دهدهی r رقمی به دودویی معادل به این صورت است:

(الف) عدد دهدهی ورودی را یک بیت به راست شیفت بده.

(ب) اگر با ارزش‌ترین بیت رقم i ام یک باشد، از آن رقم ۳ واحد کم کن.

(ج) مراحل الف و ب را تا زمانی که تمام ارقام دهدهی صفر شوند تکرار کن (حداکثر ۱۰ بار).

بیت‌هایی که با شیفت به راست از سمت کم‌ارزش بیرون می‌آیند، به ترتیب عدد دودویی معادل را تشکیل می‌دهند.

چرا این الگوریتم کار می‌کند؟ شیفت راست یعنی تقسیم بر ۲. اما در نمایش BCD هر رقم وزن ۱۰ دارد نه ۱۶. وقتی بیتی از یک رقم به رقم پایین‌تر منتقل می‌شود، به‌جای ارزش ۱۰ ارزش ۱۶ پیدا می‌کند، یعنی ۶ واحد اضافه‌تر. چون این خطا بعد از شیفت (یعنی تقسیم بر ۲) دیده می‌شود، مقدار تصحیح نصف ۶ یعنی ۳ است. بنابراین هر رقمی که بعد از شیفت مقدارش از ۷ بیشتر شود (یعنی پرارزش‌ترین بیتش ۱ شود) باید ۳ واحد کم کند.

تعداد تکرار. چون خروجی ۱۰ بیت است، دقیقاً ۱۰ تکرار لازم است. در پیاده‌سازی، به‌جای تشخیص همه‌ی ارقام صفر شدند از یک شمارنده‌ی ثابت ۱۰ تایی استفاده شده که هم ساده‌تر است و هم زمان اجرا را قطعی می‌کند.

تریس برای ورودی $A = 999$:

iteration	hundreds	tens	units	binary register
init	۹	۹	۹	00 0000 0000
۱	۴	۹	۹	10 0000 0000
۲	۲	۴	۹	11 0000 0000
۳	۱	۲	۴	11 1000 0000
۴	۰	۶	۲	01 1100 0000
۵	۰	۳	۱	00 1110 0000
۶	۰	۱	۵	10 0111 0000
۷	۰	۰	۷	11 0011 1000
۸	۰	۰	۳	11 1001 1100
۹	۰	۰	۱	11 1100 1110
۱۰	۰	۰	۰	11 1110 0111

نتیجه $999 = (1111100111)_2$ که درست است. توجه کنید در پایان هر سه رقم صفر شده‌اند، که نشانه‌ی درستی کار است.

برای نمونه، در تکرار ۱ رقم صدگان: ابتدا $(1001)_2 = 9$ یک بیت به راست شیفت می‌شود و چون از بالا صفر وارد می‌شود $4 = (0100)_2$ به دست می‌آید. پرارزش‌ترین بیت آن صفر است پس تصحیح لازم ندارد. اما در تکرار ۴ رقم دهگان بعد از شیفت $9 = (1001)_2$ می‌شود؛ چون بیت سوم آن یک است، $6 = 9 - 3$ می‌شود که در جدول دیده می‌شود.

فرمول‌بندی سخت‌افزاری

برای پیاده‌سازی، الگوریتم به این شکل بازنویسی شده که هر تکرار دقیقا یک سیکل ساعت طول بکشد. ثبات هر رقم همیشه مقدار تصحیح‌شده را نگه می‌دارد؛ شیفت با سیم‌کشی و تصحیح با جمع‌کننده انجام می‌شود:

$$\text{shifted}_k = (D_k \gg 1) \mid (s_k \ll 3)$$

$$D_k(\text{next}) = \text{shifted}_k + (\text{shifted}_k[3] ? 13 : 0)$$

که در آن s_k بیتی است که از رقم باارزش‌تر وارد می‌شود:

$$s_{\text{صدگان}} = 0, \quad s_{\text{دهگان}} = D_{\text{صدگان}}[0], \quad s_{\text{یکان}} = D_{\text{دهگان}}[0]$$

چرا جمع ۱۳؟ در حساب پیمانه‌ی ۱۶، تفریق ۳ با جمع متمم دوی آن یعنی $(1101)_2 = 13 = 16 - 3$ برابر است. پس به جای مدار تفریق، یک جمع‌کننده‌ی 74283 کافی است که ورودی دومش وقتی تصحیح لازم است $(1101)_2$ باشد و در غیر این صورت صفر.

پرارزش‌ترین بیت مقدار شیفت‌شده دقیقا همان بیت s_k است که از رقم بالاتر وارد شده است. یعنی شرط تصحیح از قبل به صورت یک سیم در دسترس است و لازم نیست با گیت ساخته شود. بنابراین ورودی دوم جمع‌کننده به این صورت سیم می‌شود:

ورودی جمع‌کننده	به چه وصل است
$A_4 A_3 A_2 A_1$	s_k, b_3, b_2, b_1 (رقم شیفت‌خورده)
$B_4 B_3 B_2 B_1$	$s_k, s_k, \text{GND}, s_k$ (وقتی $s_k = 1$ مقدار $(1101)_2$)
C_{in}	GND

چون s_k خودش خروجی Q یک ثبات دیگر است، کل عمل تصحیح تفریق ۳ هیچ گیت اضافه‌ای مصرف نمی‌کند و فقط سه پین جمع‌کننده به همان سیم وصل می‌شوند. این مهم‌ترین بهینه‌سازی این طراحی است.

معماری کلی

هر رقم BCD یک برش دارد که از سه تراشه تشکیل شده است:

تراشه	کار
74194	ثبات نگهدارنده‌ی رقم؛ هر سیکل بارگذاری موازی می‌شود
74283	شیفت راست و تصحیح تفریق ۳ (کاملاً ترکیبی)
74157	انتخاب می‌کند: هنگام Start مقدار ورودی، در غیر این صورت مقدار تصحیح‌شده

مسیر داده در هر برش یک حلقه است:

خروجی ثبات → جمع کننده → مالتی پلکسر → ورودی ثبات

بیت کم ارزش هر رقم به عنوان ورودی سریال به برش پایین تر می رود، و بیت کم ارزش رقم یکان وارد ثبات نتیجه می شود.

جدول کامل تراشه ها:

نقش	تراشه	مرجع
ثبات رقم صدگان	74194	U1
ثبات رقم دهگان	74194	U2
ثبات رقم یکان	74194	U3
شیفت و تصحیح رقم صدگان	74283	U4
شیفت و تصحیح رقم دهگان	74283	U5
شیفت و تصحیح رقم یکان	74283	U6
انتخاب منبع رقم صدگان	74157	U7
انتخاب منبع رقم دهگان	74157	U8
انتخاب منبع رقم یکان	74157	U9
ثبات نتیجه، بیت های [۹:۶] B	74194	U10
ثبات نتیجه، بیت های [۵:۲] B	74194	U11
ثبات نتیجه، بیت های [۱:۰] B	74194	U12
شمارنده ی تکرار، تا ۱۰ می شمارد	74161	U13
اینورتر: تولید nCLR و RUN	7404	U14
گیت AND: تشخیص رسیدن شمارنده به ۱۰	7408	U15
گیت OR: تولید سیگنال LD	7432	U16

واحد کنترل

واحد کنترل تنها از سه گیت استفاده می کند:

$$\text{nCLR} = \text{NOT}(\text{Start}) \quad (\text{از U14})$$

$$\text{RUN} = \text{NOT}(\text{End}) \quad (\text{از U14})$$

$$\text{End} = \text{Cq}^3 \cdot \text{Cq}^1 \quad (\text{از U15})$$

$$\text{LD} = \text{Start} + \text{RUN} \quad (\text{از U16})$$

سیگنال End وقتی فعال می شود که شمارنده به مقدار $2(1010) = 10$ برسد، یعنی بیت های ۳ و ۱ آن هم زمان یک باشند. سیگنال LD باعث می شود ثبات ارقام هم در فاز بارگذاری و هم در فاز اجرا مقدار بگیرد، ولی بعد از پایان کار مقدار خود را نگه دارد.

جدول فازهای کاری:

شمارنده	ثبات نتیجه	ثبات ارقام	LD	End	Start	فاز
nCLR با پاک می شمارد	nCLR با شیفست راست	بارگذاری A	۱	۰	۱	بارگذاری
ثابت روی ۱۰	نگهداری	بارگذاری تصحیح شده	۱	۰	۰	اجرا
		نگهداری	۰	۱	۰	پایان

کدگذاری مد 74194 روی پین‌های S_1, S_0 : مقدار 11 بارگذاری موازی، 01 شیفت راست، و 00 نگه‌داری است. ثبات‌های ارقام هر دو پین را به LD وصل کرده‌اند (پس یا بارگذاری یا نگه‌داری) و ثبات‌های نتیجه $S_1 = \text{GND}$ و $S_0 = \text{RUN}$ دارند (پس یا شیفت راست یا نگه‌داری).

جزئیات پایه‌های تراشه‌ها

در این بخش برای هر تراشه، شماره‌ی پین، نام آن طبق دیتاشیت، و سیگنالی که به آن وصل شده آورده شده است. پین‌های تغذیه (GND و VCC) در لاجسیم پورت ندارند ولی برای کامل بودن جدول ذکر شده‌اند.

ثبات‌های ارقام BCD

هر سه یکسان سیم‌کشی شده‌اند و فقط نام سیگنال‌هایشان فرق می‌کند. پین‌های S_1 و S_0 هر دو به LD وصل‌اند، پس ثبات یا بارگذاری موازی می‌کند یا مقدار را نگه می‌دارد. پین nCLR به VCC بسته شده چون مقداردهی اولیه از راه مالتی‌پلکسر انجام می‌شود نه پاک‌سازی. در 74194 پین QA پرارزش‌ترین بیت و QD کم‌ارزش‌ترین است.

U1 — 74194 — ثبات رقم صدگان

پین	نام	سیگنال	توضیح
۱	nCLR	VCC	سطح منطقی ۱
۲	SR	GND	سطح منطقی ۰
۳	A	D2m3	بیت ۳ خروجی مالتی‌پلکسر
۴	B	D2m2	بیت ۲ خروجی مالتی‌پلکسر
۵	C	D2m1	بیت ۱ خروجی مالتی‌پلکسر
۶	D	D2m0	بیت ۰ خروجی مالتی‌پلکسر
۷	SL	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	S0	LD	بارگذاری (RUN + Start)
۱۰	S1	LD	بارگذاری (RUN + Start)
۱۱	CLK	CLK	ساعت مدار
۱۲	QD	D2b0	بیت ۰ رقم صدگان (خروجی ثبات)
۱۳	QC	D2b1	بیت ۱ رقم صدگان (خروجی ثبات)
۱۴	QB	D2b2	بیت ۲ رقم صدگان (خروجی ثبات)
۱۵	QA	D2b3	بیت ۳ رقم صدگان (خروجی ثبات)
۱۶	VCC	VCC	سطح منطقی ۱

U2 — 74194 — ثبات رقم دهگان

پین	نام	سیگنال	توضیح
۱	nCLR	VCC	سطح منطقی ۱
۲	SR	GND	سطح منطقی ۰
۳	A	D1m3	بیت ۳ خروجی مالتی پلکسر
۴	B	D1m2	بیت ۲ خروجی مالتی پلکسر
۵	C	D1m1	بیت ۱ خروجی مالتی پلکسر
۶	D	D1m0	بیت ۰ خروجی مالتی پلکسر
۷	SL	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	S0	LD	بارگذاری (RUN + Start)
۱۰	S1	LD	بارگذاری (RUN + Start)
۱۱	CLK	CLK	ساعت مدار
۱۲	QD	D1b0	بیت ۰ رقم دهگان (خروجی ثبات)
۱۳	QC	D1b1	بیت ۱ رقم دهگان (خروجی ثبات)
۱۴	QB	D1b2	بیت ۲ رقم دهگان (خروجی ثبات)
۱۵	QA	D1b3	بیت ۳ رقم دهگان (خروجی ثبات)
۱۶	VCC	VCC	سطح منطقی ۱

U3 — 74194 — ثبات رقم یکان

پین	نام	سیگنال	توضیح
۱	nCLR	VCC	سطح منطقی ۱
۲	SR	GND	سطح منطقی ۰
۳	A	D0m3	بیت ۳ خروجی مالتی پلکسر
۴	B	D0m2	بیت ۲ خروجی مالتی پلکسر
۵	C	D0m1	بیت ۱ خروجی مالتی پلکسر
۶	D	D0m0	بیت ۰ خروجی مالتی پلکسر
۷	SL	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	S0	LD	بارگذاری (RUN + Start)
۱۰	S1	LD	بارگذاری (RUN + Start)
۱۱	CLK	CLK	ساعت مدار
۱۲	QD	D0b0	بیت ۰ رقم یکان (خروجی ثبات)
۱۳	QC	D0b1	بیت ۱ رقم یکان (خروجی ثبات)
۱۴	QB	D0b2	بیت ۲ رقم یکان (خروجی ثبات)
۱۵	QA	D0b3	بیت ۳ رقم یکان (خروجی ثبات)
۱۶	VCC	VCC	سطح منطقی ۱

جمع‌کننده‌های تصحیح

ورودی A همان رقم شیف‌خورده است و ورودی B مقدار $13 = 2(1101)$ را وقتی تصحیح لازم است می‌سازد. دقت کنید در $U4$ (صدگان) چون بیت ورودی همیشه صفر است، تمام ورودی‌های B به GND بسته شده‌اند؛ یعنی رقم صدگان هرگز تصحیح نمی‌خواهد. پین Cout استفاده نمی‌شود چون نتیجه همیشه در ۴ بیت جا می‌شود.

U4 — 74283 — شیف‌ت و تصحیح رقم صدگان

پین	نام	سیگنال	توضیح
۱	S2	D2n1	بیت ۱ مقدار تصحیح شده
۲	B2	GND	سطح منطقی ۰
۳	A2	D2b2	بیت ۲ رقم صدگان (خروجی ثبات)
۴	S1	D2n0	بیت ۰ مقدار تصحیح شده
۵	A1	D2b1	بیت ۱ رقم صدگان (خروجی ثبات)
۶	B1	GND	سطح منطقی ۰
۷	Cin	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	Cout	—	بدون اتصال
۱۰	S4	D2n3	بیت ۳ مقدار تصحیح شده
۱۱	B4	GND	سطح منطقی ۰
۱۲	A4	GND	سطح منطقی ۰
۱۳	S3	D2n2	بیت ۲ مقدار تصحیح شده
۱۴	A3	D2b3	بیت ۳ رقم صدگان (خروجی ثبات)
۱۵	B3	GND	سطح منطقی ۰
۱۶	VCC	VCC	سطح منطقی ۱

U5 — 74283 — شیف و تصحیح رقم دهگان

پین	نام	سیگنال	توضیح
۱	S2	D1n1	بیت ۱ مقدار تصحیح شده
۲	B2	GND	سطح منطقی ۰
۳	A2	D1b2	بیت ۲ رقم دهگان (خروجی ثبات)
۴	S1	D1n0	بیت ۰ مقدار تصحیح شده
۵	A1	D1b1	بیت ۱ رقم دهگان (خروجی ثبات)
۶	B1	D2b0	بیت ۰ رقم صدگان (خروجی ثبات)
۷	Cin	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	Cout	—	بدون اتصال
۱۰	S4	D1n3	بیت ۳ مقدار تصحیح شده
۱۱	B4	D2b0	بیت ۰ رقم صدگان (خروجی ثبات)
۱۲	A4	D2b0	بیت ۰ رقم صدگان (خروجی ثبات)
۱۳	S3	D1n2	بیت ۲ مقدار تصحیح شده
۱۴	A3	D1b3	بیت ۳ رقم دهگان (خروجی ثبات)
۱۵	B3	D2b0	بیت ۰ رقم صدگان (خروجی ثبات)
۱۶	VCC	VCC	سطح منطقی ۱

U6 — 74283 — شیف و تصحیح رقم یکان

پین	نام	سیگنال	توضیح
۱	S2	D0n1	بیت ۱ مقدار تصحیح شده
۲	B2	GND	سطح منطقی ۰
۳	A2	D0b2	بیت ۲ رقم یکان (خروجی ثبات)
۴	S1	D0n0	بیت ۰ مقدار تصحیح شده
۵	A1	D0b1	بیت ۱ رقم یکان (خروجی ثبات)
۶	B1	D1b0	بیت ۰ رقم دهگان (خروجی ثبات)
۷	Cin	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	Cout	—	بدون اتصال
۱۰	S4	D0n3	بیت ۳ مقدار تصحیح شده
۱۱	B4	D1b0	بیت ۰ رقم دهگان (خروجی ثبات)
۱۲	A4	D1b0	بیت ۰ رقم دهگان (خروجی ثبات)
۱۳	S3	D0n2	بیت ۲ مقدار تصحیح شده
۱۴	A3	D0b3	بیت ۳ رقم یکان (خروجی ثبات)
۱۵	B3	D1b0	بیت ۰ رقم دهگان (خروجی ثبات)
۱۶	VCC	VCC	سطح منطقی ۱

مالتی پلکس‌های انتخاب منبع

پین SEL به Start وصل است: وقتی صفر باشد ورودی‌های A (مقدار تصحیح شده) و وقتی یک باشد ورودی‌های B (رقم ورودی اولیه) به خروجی می‌روند. پین nSTB به GND بسته شده تا تراشه همیشه فعال باشد.

U7 — 74157 — انتخاب منبع رقم صدگان

پین	نام	سیگنال	توضیح
۱	SEL	ST	سیگنال Start
۲	1A	D2n0	بیت ۰ مقدار تصحیح شده
۳	1B	D2i0	بیت ۰ ورودی اولیه A
۴	1Y	D2m0	بیت ۰ خروجی مالتی پلکسر
۵	2A	D2n1	بیت ۱ مقدار تصحیح شده
۶	2B	D2i1	بیت ۱ ورودی اولیه A
۷	2Y	D2m1	بیت ۱ خروجی مالتی پلکسر
۸	GND	GND	سطح منطقی ۰
۹	3Y	D2m2	بیت ۲ خروجی مالتی پلکسر
۱۰	3B	D2i2	بیت ۲ ورودی اولیه A
۱۱	3A	D2n2	بیت ۲ مقدار تصحیح شده
۱۲	4Y	D2m3	بیت ۳ خروجی مالتی پلکسر
۱۳	4B	D2i3	بیت ۳ ورودی اولیه A
۱۴	4A	D2n3	بیت ۳ مقدار تصحیح شده
۱۵	nSTB	GND	سطح منطقی ۰
۱۶	VCC	VCC	سطح منطقی ۱

U8 — 74157 — انتخاب منبع رقم دهگان

پین	نام	سیگنال	توضیح
۱	SEL	ST	سیگنال Start
۲	1A	D1n0	بیت ۰ مقدار تصحیح شده
۳	1B	D1i0	بیت ۰ ورودی اولیه A
۴	1Y	D1m0	بیت ۰ خروجی مالتی پلکسر
۵	2A	D1n1	بیت ۱ مقدار تصحیح شده
۶	2B	D1i1	بیت ۱ ورودی اولیه A
۷	2Y	D1m1	بیت ۱ خروجی مالتی پلکسر
۸	GND	GND	سطح منطقی ۰
۹	3Y	D1m2	بیت ۲ خروجی مالتی پلکسر
۱۰	3B	D1i2	بیت ۲ ورودی اولیه A
۱۱	3A	D1n2	بیت ۲ مقدار تصحیح شده
۱۲	4Y	D1m3	بیت ۳ خروجی مالتی پلکسر
۱۳	4B	D1i3	بیت ۳ ورودی اولیه A
۱۴	4A	D1n3	بیت ۳ مقدار تصحیح شده
۱۵	nSTB	GND	سطح منطقی ۰
۱۶	VCC	VCC	سطح منطقی ۱

U9 — 74157 — انتخاب منبع رقم یکان

پین	نام	سیگنال	توضیح
۱	SEL	ST	سیگنال Start
۲	1A	D0n0	بیت ۰ مقدار تصحیح شده
۳	1B	D0i0	بیت ۰ ورودی اولیه A
۴	1Y	D0m0	بیت ۰ خروجی مالتی پلکسر
۵	2A	D0n1	بیت ۱ مقدار تصحیح شده
۶	2B	D0i1	بیت ۱ ورودی اولیه A
۷	2Y	D0m1	بیت ۱ خروجی مالتی پلکسر
۸	GND	GND	سطح منطقی ۰
۹	3Y	D0m2	بیت ۲ خروجی مالتی پلکسر
۱۰	3B	D0i2	بیت ۲ ورودی اولیه A
۱۱	3A	D0n2	بیت ۲ مقدار تصحیح شده
۱۲	4Y	D0m3	بیت ۳ خروجی مالتی پلکسر
۱۳	4B	D0i3	بیت ۳ ورودی اولیه A
۱۴	4A	D0n3	بیت ۳ مقدار تصحیح شده
۱۵	nSTB	GND	سطح منطقی ۰
۱۶	VCC	VCC	سطح منطقی ۱

ثبات نتیجه‌ی دودویی

سه تراشه زنجیر شده‌اند: پین SR هر کدام از پین QD تراشه‌ی قبلی تغذیه می‌شود و اولی از بیت کم‌ارزش رقم یکان. مد $S_1 = \text{GND}$ و $S_0 = \text{RUN}$ یعنی تا وقتی مدار در حال کار است شیفت راست و بعد از آن نگهداری. در U12 فقط دو بیت لازم است و دو پین خروجی دیگر بلااستفاده مانده‌اند.

U10 — 74194 — ثبات نتیجه [9:6]B

پین	نام	سیگنال	توضیح
۱	nCLR	nCLR	پاک سازی آسنکرون (فعال با صفر)
۲	SR	D0b0	بیت ۰ رقم یکان (خروجی ثبات)
۳	A	GND	سطح منطقی ۰
۴	B	GND	سطح منطقی ۰
۵	C	GND	سطح منطقی ۰
۶	D	GND	سطح منطقی ۰
۷	SL	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	S0	RUN	در حال اجرا
۱۰	S1	GND	سطح منطقی ۰
۱۱	CLK	CLK	ساعت مدار
۱۲	QD	B6	بیت ۶ نتیجه‌ی دودویی
۱۳	QC	B7	بیت ۷ نتیجه‌ی دودویی
۱۴	QB	B8	بیت ۸ نتیجه‌ی دودویی
۱۵	QA	B9	بیت ۹ نتیجه‌ی دودویی
۱۶	VCC	VCC	سطح منطقی ۱

U11 — 74194 — ثبات نتیجه [5:2] B

پین	نام	سیگنال	توضیح
۱	nCLR	nCLR	پاک سازی آسنکرون (فعال با صفر)
۲	SR	B6	بیت ۶ نتیجه‌ی دودویی
۳	A	GND	سطح منطقی ۰
۴	B	GND	سطح منطقی ۰
۵	C	GND	سطح منطقی ۰
۶	D	GND	سطح منطقی ۰
۷	SL	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	S0	RUN	در حال اجرا
۱۰	S1	GND	سطح منطقی ۰
۱۱	CLK	CLK	ساعت مدار
۱۲	QD	B2	بیت ۲ نتیجه‌ی دودویی
۱۳	QC	B3	بیت ۳ نتیجه‌ی دودویی
۱۴	QB	B4	بیت ۴ نتیجه‌ی دودویی
۱۵	QA	B5	بیت ۵ نتیجه‌ی دودویی
۱۶	VCC	VCC	سطح منطقی ۱

U12 — 74194 — ثبات نتیجه [1:0] B

پین	نام	سیگنال	توضیح
۱	nCLR	nCLR	پاک سازی آسنکرون (فعال با صفر)
۲	SR	B2	بیت ۲ نتیجه‌ی دودویی
۳	A	GND	سطح منطقی ۰
۴	B	GND	سطح منطقی ۰
۵	C	GND	سطح منطقی ۰
۶	D	GND	سطح منطقی ۰
۷	SL	GND	سطح منطقی ۰
۸	GND	GND	سطح منطقی ۰
۹	S0	RUN	در حال اجرا
۱۰	S1	GND	سطح منطقی ۰
۱۱	CLK	CLK	ساعت مدار
۱۲	QD	—	بدون اتصال
۱۳	QC	—	بدون اتصال
۱۴	QB	B0	بیت ۰ نتیجه‌ی دودویی
۱۵	QA	B1	بیت ۱ نتیجه‌ی دودویی
۱۶	VCC	VCC	سطح منطقی ۱

واحد کنترل

شمارنده با ENP و ENT برابر RUN فقط در فاز اجرا می‌شمارد و با nCLR در فاز بارگذاری صفر می‌شود. ورودی‌های استفاده نشده‌ی گیت‌ها طبق اصول طراحی TTL به GND بسته شده‌اند تا شناور نمانند.

U13 — 74161 — شمارنده‌ی تکرار

پین	نام	سیگنال	توضیح
۱	nCLR	nCLR	پاک سازی آسنکرون (فعال با صفر)
۲	CLK	CLK	ساعت مدار
۳	A	GND	سطح منطقی ۰
۴	B	GND	سطح منطقی ۰
۵	C	GND	سطح منطقی ۰
۶	D	GND	سطح منطقی ۰
۷	ENP	RUN	در حال اجرا
۸	GND	GND	سطح منطقی ۰
۹	nLD	VCC	سطح منطقی ۱
۱۰	ENT	RUN	در حال اجرا
۱۱	Qd	Cq3	بیت ۳ شمارنده
۱۲	Qc	Cq2	بیت ۲ شمارنده
۱۳	Qb	Cq1	بیت ۱ شمارنده
۱۴	Qa	Cq0	بیت ۰ شمارنده
۱۵	RCO	—	بدون اتصال
۱۶	VCC	VCC	سطح منطقی ۱

U14 — 7404 — اینورترها

پین	نام	سیگنال	توضیح
۱	1A	ST	سیگنال Start
۲	1Y	nCLR	پاک سازی آسنکرون (فعال با صفر)
۳	2A	END	سیگنال End
۴	2Y	RUN	در حال اجرا
۵	3A	GND	سطح منطقی ۰
۶	3Y	—	بدون اتصال
۷	GND	GND	سطح منطقی ۰
۸	4Y	—	بدون اتصال
۹	4A	GND	سطح منطقی ۰
۱۰	5Y	—	بدون اتصال
۱۱	5A	GND	سطح منطقی ۰
۱۲	6Y	—	بدون اتصال
۱۳	6A	GND	سطح منطقی ۰
۱۴	VCC	VCC	سطح منطقی ۱

AND گیت — 7408 — U15

پین	نام	سیگنال	توضیح
۱	1A	Cq1	بیت ۱ شمارنده
۲	1B	Cq3	بیت ۳ شمارنده
۳	1Y	END	سیگنال End
۴	2A	GND	سطح منطقی ۰
۵	2B	GND	سطح منطقی ۰
۶	2Y	—	بدون اتصال
۷	GND	GND	سطح منطقی ۰
۸	3Y	—	بدون اتصال
۹	3A	GND	سطح منطقی ۰
۱۰	3B	GND	سطح منطقی ۰
۱۱	4Y	—	بدون اتصال
۱۲	4A	GND	سطح منطقی ۰
۱۳	4B	GND	سطح منطقی ۰
۱۴	VCC	VCC	سطح منطقی ۱

OR گیت — 7432 — U16

پین	نام	سیگنال	توضیح
۱	1A	ST	سیگنال Start
۲	1B	RUN	در حال اجرا
۳	1Y	LD	بارگذاری (RUN + Start)
۴	2A	GND	سطح منطقی ۰
۵	2B	GND	سطح منطقی ۰
۶	2Y	—	بدون اتصال
۷	GND	GND	سطح منطقی ۰
۸	3Y	—	بدون اتصال
۹	3A	GND	سطح منطقی ۰
۱۰	3B	GND	سطح منطقی ۰
۱۱	4Y	—	بدون اتصال
۱۲	4A	GND	سطح منطقی ۰
۱۳	4B	GND	سطح منطقی ۰
۱۴	VCC	VCC	سطح منطقی ۱

سیگنال‌های داخلی

برای خواندن راحت‌تر جدول‌های بالا، نام‌گذاری سیگنال‌های داخلی به این صورت است:

معنی	الگوی نام
به ترتیب رقم صدگان، دهگان و یکان	D0, D1, D2
بیت زام خروجی ثابت رقم k	Dkbj
بیت زام مقدار تصحیح‌شده (خروجی جمع‌کننده)	Dknj
بیت زام خروجی مالتی‌پلکسر (ورودی ثابت)	Dkmj
بیت زام مقدار اولیه از ورودی A	Dkij
بیت‌های شمارنده	Cq3 تا Cq0
بیت‌های نتیجه‌ی دودویی	B9 تا B0

مسیر داده‌ی یک رقم به ترتیب چنین است:

$$Dkb* \xrightarrow{۷۴۲۸۳} Dkn* \xrightarrow{۷۴۱۵۷} Dkm* \xrightarrow{۷۴۱۹۴} Dkb*$$

نحوه‌ی استفاده

۱. عدد BCD موردنظر را روی ورودی بگذار. در مدار converter مقدار A را (مثلاً 0x999 برای ۹۹۹) و در مدار main سه ورودی A0, A1, A2 را جداگانه تنظیم کن.
۲. Start را ۱ کن و یک لبه‌ی ساعت بده. عدد ورودی وارد ثابت ارقام می‌شود و شمارنده و ثابت نتیجه پاک می‌شوند.
۳. Start را ۰ کن.
۴. ده لبه‌ی ساعت دیگر بده. پس از لبه‌ی دهم سیگنال ۱ End می‌شود و B معادل دودویی را نگه می‌دارد.

مجموعاً ۱۱ لبه‌ی ساعت لازم است. در مدار main یک قطعه‌ی Clock واقعی وجود دارد؛ کافی است با Ctrl+K آن را تیک بزنی.

نکته برای پیاده‌سازی روی برد. طبق دستور کار، برای سادگی می‌توان اعداد دو رقمی در نظر گرفت. در این صورت کافی است رقم صدگان یعنی $A[11:8]$ را صفر بگذاری؛ بقیه‌ی مدار بدون هیچ تغییری کار می‌کند و خروجی حداکثر ۷ بیت خواهد شد.

نمایش در مدار main

مدار main برای نمایش عملی ساخته شده است:

بخش	توضیح
سه ورودی ۴ بیتی	A2 صدگان، A1 دهگان، A0 یکان
سه نمایشگر هفت‌قطعه‌ای	هر رقم ورودی BCD را نشان می‌دهد
سه نمایشگر نتیجه	نتیجه‌ی دودویی به‌صورت سه رقم هگز
پایان End	اعلام پایان تبدیل

سه نیل ورودی با یک Splitter به باس ۱۲ بیتی تبدیل و به مدار converter داده می‌شوند. نتیجه‌ی ۱۰ بیتی هم به سه گروه $B[9:8]$ ، $B[7:4]$ و $B[3:0]$ تقسیم و روی سه نمایشگر هگز نشان داده می‌شود. مثلاً برای ورودی ۹۹۹ خروجی نمایشگرها ۳، E و ۷ است که همان $999_{10} = 2(11110111)_2$ می‌شود.

تست و صحت‌سنجی

صحت مدار با بردارهای تست ترتیبی لاجسیم بررسی شده است. این بردارها ستون‌های <Set> و <Seq> دارند: لاجسیم در شروع هر <Set> مدار را ریست می‌کند و بین گام‌های <Seq> وضعیت را نگه می‌دارد، پس مدار ترتیبی کاملاً قابل تست است.


فایل	مدار	پوشش
tests_converter.vec	converter	۱۳ عدد نماینده، ۲۸۶ گام
tests_converter_exhaustive.vec	converter	هر ۱۰۰۰ ورودی ممکن، ۲۲۰۰۰ گام
tests_main.vec	main	۱۰ سناریو با تیک خودکار Clock، ۲۲۰ گام

نتیجه‌ی اجرای کامل:


converter - 13 representative values	OK	Passed: 286, Failed: 0
converter - all 1000 values (000..999)	OK	Passed: 22000, Failed: 0
main - demo wrapper with Clock	OK	Passed: 220, Failed: 0
All test vectors passed.		

مجموعاً ۲۲۵۰۶ گام تست بدون هیچ خطا اجرا شده است. چون فضای ورودی این مدار فقط ۱۰۰۰ حالت دارد، تست کامل و جامع بوده و هیچ حالتی آزمایش نشده باقی نمانده است.

تصاویر مدار



شکل ۱: نمای کلی مدار converter با تمام ۱۶ تراشه



شکل ۲: مدار main با ورودی‌های مجزا

نکته: در نوشتن این گزارش و تهیه‌ی جداول از هوش مصنوعی استفاده شده است.