



آزمایشگاه معماری کامپیوتر

نیم سال سوم ۱۴۰۴-۰۵

استاد: دکتر حمید سربازی آزاد

دانشکده مهندسی کامپیوتر


واحد محاسبه با انتخاب ثبات مبدا و مقصد

معین آعلی - ثمین اکبری

آزمایش ششم

خلاصه

در این آزمایش واحد محاسبات و مجموعه ثبات‌های عمومی ماشین طراحی و پیاده‌سازی شده است. مدار چهار ثبات عمومی هشت‌بیتی R0 تا R3 دارد و می‌تواند جمع و تفریق را با انتخاب ثبات مبدا و ثبات مقصد انجام دهد. یکی از عملوندهای ALU همیشه محتوای R0 است و عملوند دیگری از چهار ثبات یا یکی از مقادیر ثابت ۰، ۱ و ۱- است. مدار فرمان‌های شش‌بیتی مشخص شده در دستور کار را اجرا می‌کند.



هدف آزمایش

طی آزمایش‌های ششم، هفتم و هشتم یک کامپیوتر ساده به‌طور کامل طراحی و پیاده‌سازی می‌شود و برنامه‌ای به زبان ماشین روی آن اجرا می‌گردد. این آزمایش اولین گام آن مسیر است. اهداف مشخص عبارت‌اند از:

- طراحی مجموعه ثبات‌های عمومی با قابلیت انتخاب ثبات مبدا و مقصد.
- پیاده‌سازی واحد محاسباتی با قابلیت جمع و تفریق.
- آشنایی با قالب فرمان و رمزگشایی میدان‌های آن.
- بررسی صحت عملکرد با اجرای تمام فرمان‌های ممکن.

قالب فرمان

فرمان‌ها شش بیتی‌اند و از سه میدان تشکیل شده‌اند:

bit 0	bit 1	bit 2	bit 3	bit 4	bit 5
S2	S1	S0	D1	D0	F
Source			Destination		ALU function

میدان	مقدار	معنی
F	0	جمع
	1	تفریق
D	00 تا 11	ثبات مقصد R0 تا R3
S	000 تا 011	ثبات مبدا R0 تا R3
	100	مقدار ثابت ۰
	101	مقدار ثابت ۱
	110	مقدار ثابت ۱-
	111	رزرو برای جلسه‌ی بعد

عملی که در هر فرمان انجام می‌شود همیشه به این شکل است:

$$R_d \leftarrow R_s (+ \text{ یا } -) \text{src}$$

یعنی یک عملوند همیشه R0 است. با این قالب $۵۶ = ۷ \times ۴ \times ۲$ فرمان معتبر وجود دارد (میدان مبدا 111 رزرو است).

مقدار ثابت ۱- در متمم دو هشت‌بیتی برابر 0xFF است، بنابراین $(-۱) + R_s$ دقیقاً همان $R_s - ۱$ می‌شود؛ این هم‌ارزی برای تمام ۲۵۶ مقدار ممکن بررسی و تأیید شد.

دو نمونه فرمان:

فرمان	باینری	میدان‌ها	عمل
0x0D	001101	F=0, D=01, S=101	$R_1 \leftarrow R_s + ۱$
0x31	110001	F=1, D=10, S=001	$R_2 \leftarrow R_s - R_1$

رابط مدار

مدار اصلی datapath است و مدار main همان را با یک قطعه‌ی Clock و ورودی‌های مجزا برای نمایش می‌پیچد.

سیگنال	جهت	پهنا	توضیح
IR	ورودی	۶	فرمان
WE	ورودی	۱	فعال‌ساز نوشتن؛ با ۰ هیچ ثابتی تغییر نمی‌کند
clk	ورودی	۱	لبه‌ی بالارونده؛ هر لبه یک فرمان اجرا می‌کند
rst	ورودی	۱	پاک‌سازی آسنکرون همه‌ی ثبات‌ها
R3—R0	خروجی	۸	محتوای ثبات‌های عمومی
ALUout	خروجی	۸	خروجی ALU (برای مشاهده)
Cout	خروجی	۱	رقم نقلی خروجی (برای مشاهده)

سیگنال WE در دستور کار نیامده ولی برای تک‌گام‌کردن و توقف مدار لازم است؛ در آزمایش‌های بعدی که واحد کنترل اضافه می‌شود همین سیگنال از واحد کنترل خواهد آمد.

معماری مدار

جریان داده در هر فرمان چنین است: میدان S یکی از هشت ورودی مالتی‌پلکسر را انتخاب می‌کند؛ خروجی مالتی‌پلکسر از آرایه‌ی گیت‌های XOR می‌گذرد تا در صورت تفریق متمم شود؛ جمع‌کننده آن را با R0 جمع می‌کند؛ و نتیجه روی ورودی هر چهار ثبات می‌نشیند، ولی فقط ثابتی که رمزگشا انتخابش کرده در لبه‌ی ساعت آن را می‌پذیرد.

نقش	تعداد	قطعه
جمع و تفریق	۱	Adder (۸ بیتی)
انتخاب عملوند مبدا	۱	Multiplexer (۸ به ۱)
ثبات‌های عمومی R0 تا R3	۴	Register (۸ بیتی)
متمم‌کردن عملوند دوم هنگام تفریق	۸	XOR Gate
ساخت مکمل بیت‌های مقصد	۲	XOR Gate
رمزگشای مقصد	۴	AND Gate (۳ ورودی)
مقادیر ثابت ۰، ۱، -۱ و GND/VCC	۵	Constant
جداکردن میدان‌های فرمان و بیت‌های باس	۴	Splitter

نکته‌ی اول: جمع و تفریق با یک جمع‌کننده

به‌جای ساختن مدار تفریق جداگانه، از خاصیت متمم دو استفاده شده است:

$$A - B = A + \overline{B} + 1$$

بنابراین اگر هر بیت عملوند دوم را با بیت تابع F گیت XOR کنیم و خود F را هم به ورودی رقم نقلی جمع‌کننده بدهیم:

$$F = 0 : R_0 + \text{src} + 0 = R_0 + \text{src}$$

$$F = 1 : R_0 + \overline{\text{src}} + 1 = R_0 - \text{src}$$

چون $x \oplus 1 = \bar{x}$ و $x \oplus 0 = x$ ، همان یک سیگنال F هم متمم‌کردن را کنترل می‌کند و هم رقم نقلی ورودی را تأمین می‌کند. هزینه‌ی این کار فقط هشت گیت XOR است و یک جمع‌کننده هر دو عمل را انجام می‌دهد.

نکته‌ی دوم: رمزگشای مقصد

هر چهار ثبات خروجی ALU را روی ورودی D و ساعت مشترک می‌بینند. تفاوت‌شان فقط در پایه‌ی en است:

$$EN_k = WE \cdot (D_1 = k_1) \cdot (D_0 = k_0)$$

یعنی برای هر ثبات یک گیت AND سه‌ورودی لازم است که ترکیب درست بیت‌های مقصد را تشخیص دهد:

ثبات	مقدار D	ورودی‌های گیت	خروجی
R0	00	nD0, nD1, WE	EN0
R1	01	D0, nD1, WE	EN1
R2	10	nD0, D1, WE	EN2
R3	11	D0, D1, WE	EN3

چون $WE = 0$ در هر چهار گیت هست، با $WE = 0$ تمام فعال‌سازها صفر می‌شوند و هیچ ثباتی تغییر نمی‌کند. مکمل بیت‌های مقصد با $XOR(x, 1)$ ساخته شده و نه با گیت NOT. علت این است که در آزمایش دوم مشخص شد گیت NOT تولیدشده در فایل گاهی بی‌صدا حذف می‌شود و هیچ خطایی هم چاپ نمی‌گردد؛ استفاده از XOR با ورودی ثابت یک این مشکل را ندارد.

نکته‌ی مهم درباره‌ی مقصد و مبدا یکسان. چون ثبات‌ها لبه‌ای (edge-triggered) هستند، وقتی مقصد و مبدا یکی باشند — مثلاً فرمان $R_0 \leftarrow R_0 + R_0$ — مقدار قبلی ثبات خوانده می‌شود و نتیجه درست است. اگر ثبات‌ها سطحی بودند این حالت حلقه‌ی ترکیبی می‌ساخت. این حالت جداگانه تست شده است.

جزئیات پایه‌های قطعات

در این بخش برای هر قطعه، نام پایه و سیگنالی که به آن وصل شده آورده شده است. این جدول‌ها مستقیم از فایل مدار تولید شده‌اند، پس دقیقاً همان چیزی‌اند که در مدار سیم‌کشی شده است.

جمع‌کننده‌ی هشت‌بیتی (واحد محاسبات)

عملوند اول همیشه R0 است. عملوند دوم از آرایه‌ی XOR می‌آید و رقم نقلی ورودی همان بیت تابع است، پس تفریق بدون مدار جداگانه انجام می‌شود.

پایه	سیگنال	توضیح
A	R0Q	عملوند اول — محتوای ثبات R_0
B	BX	عملوند دوم — عملوند دوم بعد از متمم‌شدن
Cin	F	رقم نقلی ورودی — بیت تابع (0 جمع، 1 تفریق)
S	RES	حاصل جمع — نتیجه‌ی ALU
Cout	COUT	رقم نقلی خروجی — رقم نقلی خروجی

ثبات‌های عمومی

هر چهار ثبات یکسان سیم‌کشی شده‌اند: همه نتیجه‌ی ALU را روی ورودی داده و ساعت مشترک می‌بینند و تنها در پایه‌ی فعال‌ساز با هم فرق دارند. پایه‌ی rst همه به سیگنال پاک‌سازی وصل است.

پایه	R0	R1	R2	R3
D	RES	RES	RES	RES
en	EN0	EN1	EN2	EN3
clk	CLK	CLK	CLK	CLK
rst	RST	RST	RST	RST
Q	R0Q	R1Q	R2Q	R3Q

پایه‌ی D همه‌ی ثبات‌ها به RES یعنی نتیجه‌ی جمع‌کننده وصل است و پایه‌ی Q هر ثبات مقدار خودش را به مالتی‌پلکسر و خروجی مدار می‌برد. Q ثبات R0 علاوه بر این، عملوند اول جمع‌کننده را هم تأمین می‌کند.

مالتی‌پلکسر انتخاب مبدا

مالتی‌پلکسر ۸ به ۱ و هشت بیت پهنا دارد. ورودی ۷ طبق دستور کار برای جلسه‌ی بعد رزرو است و برای اینکه شناور نماند به مقدار ثابت صفر بسته شده است.

پایه	سیگنال	توضیح
in0	R0Q	ورودی ۰ (کد مبدا 000)
in1	R1Q	ورودی ۱ (کد مبدا 001)
in2	R2Q	ورودی ۲ (کد مبدا 010)
in3	R3Q	ورودی ۳ (کد مبدا 011)
in4	K0	ورودی ۴ (کد مبدا 100)
in5	K1	ورودی ۵ (کد مبدا 101)
in6	KM1	ورودی ۶ (کد مبدا 110)
in7	K0	ورودی ۷ (کد مبدا 111) — رزرو
sel	SRC	خطوط انتخاب
out	SRCV	خروجی

رمزگشای مقصد

چهار گیت AND سه‌ورودی، هرکدام فعال‌ساز یک ثبات را می‌سازند. دو گیت XOR هم مکمل بیت‌های مقصد را تولید می‌کنند.

گیت	ورودی‌ها	خروجی
AND	WE, nD1, nD0	EN0
AND	WE, nD1, D0	EN1
AND	WE, D1, nD0	EN2
AND	WE, D1, D0	EN3
XOR	D1, VCC	nD1
XOR	D0, VCC	nD0

هشت گیت XOR دیگر هم عملوند دوم را بیت‌به‌بیت با F ترکیب می‌کنند؛ ورودی اولشان از اسپلیتر مقدار مبدا می‌آید و خروجی‌شان با اسپلیتر دوم دوباره به یک باس هشت‌بیتی تبدیل می‌شود.

سیگنال‌های داخلی

سیگنال	پهنا	معنی
F	۱	بیت تابع: ۰ جمع، ۱ تفریق
DST	۲	میدان مقصد فرمان
SRC	۳	میدان مبدا فرمان
SRCV	۸	مقدار عملوند مبدا (خروجی مالتی پلکسر)
BX	۸	عملوند دوم پس از متمم شدن با F
RES	۸	نتیجه‌ی جمع کننده
R3Q—R0Q	۸	محتوای ثبات‌ها
D1، D0	۱	بیت‌های مقصد
nD1، nD0	۱	مکمل بیت‌های مقصد
EN3—EN0	۱	فعال ساز بارگذاری هر ثبات
KM1، K1، K0	۸	مقادیر ثابت ۰، ۱ و ۱-

مسیر داده از فرمان تا ثبات مقصد:

$$SRC \rightarrow SRCV \xrightarrow{\oplus F} BX \xrightarrow{+R_0} RES \xrightarrow{EN_k} R_k$$

نحوه‌ی استفاده

۱. سیگنال rst را یک لحظه ۱ کن تا تمامی ثبات‌ها صفر شوند.
 ۲. فرمان را روی IR بگذار. در مدار main سه میدان F، DST و SRC جداگانه وارد می‌شوند و خود مدار آن‌ها را به فرمان شش بیتی تبدیل می‌کند.
 ۳. سیگنال WE را ۱ کن.
 ۴. یک لبه‌ی ساعت بده. فرمان اجرا می‌شود و نتیجه در ثبات مقصد می‌نشیند.
- هر لبه‌ی ساعت دقیقاً یک فرمان اجرا می‌کند. با $WE = 0$ هیچ ثباتی تغییر نمی‌کند، که برای تک‌گام کردن یا توقف مدار مفید است. در مدار main یک قطعه‌ی Clock واقعی هست که با Ctrl+K تیک می‌خورد.
- نمونه‌ی اجرای یک برنامه‌ی کوتاه، با فرض اینکه از حالت صفر شروع کنیم:

step	instruction	meaning	R0	R1	R2	R3
۰	(reset)	—	۰	۰	۰	۰
۱	001101	$R_1 \leftarrow R_0 + 1$	۰	۱	۰	۰
۲	000101	$R_0 \leftarrow R_0 + 1$	۱	۱	۰	۰
۳	000101	$R_0 \leftarrow R_0 + 1$	۲	۱	۰	۰
۴	010001	$R_2 \leftarrow R_0 + R_1$	۲	۱	۳	۰
۵	111001	$R_3 \leftarrow R_0 - R_1$	۲	۱	۳	۱

تست و صحت‌سنجی

صحت مدار با بردارهای تست ترتیبی بررسی شده است. بردارها ستون‌های <Set> و <Seq> دارند: Logisim در شروع هر <Set> مدار را ریست می‌کند و بین گام‌های <Seq> وضعیت را نگه می‌دارد.


فایل	مدار	پوشش
tests_datapath.vec	datapath	سناریوهای هدفمند، ۲۹۸ گام
tests_datapath_random.vec	datapath	۱۲ برنامه‌ی تصادفی، ۵۷۶۲ گام
tests_datapath_exhaustive.vec	datapath	هر ۵۶ فرمان معتبر، ۸۸۵۰ گام
tests_main.vec	main	۶ سناریو با Clock، ۱۰۲ گام

نتیجه‌ی اجرای کامل:


datapath - directed scenarios	OK	Passed: 298, Failed: 0
datapath - randomised programs	OK	Passed: 5762, Failed: 0
datapath - all 56 instructions	OK	Passed: 8850, Failed: 0
main - demo wrapper with Clock	OK	Passed: 102, Failed: 0

All test vectors passed.

تصاویر مدار



شکل ۱: نمای کلی مدار datapath



شکل ۲: مدار main با ورودی‌های مجزای فرمان و قطعه‌ی Clock

نکته: در نوشتن این گزارش و تهیه‌ی جداول از هوش مصنوعی استفاده شده است.