



## آزمایشگاه طراحی سیستم‌های دیجیتال

ترم تابستان ۱۴۰۵

استاد: دکتر انصاری

## آزمایش دوم کنترل کننده‌ی اتاق انتظار (شمارنده‌ی بالا/پایین + قفل ورود)

## خلاصه

در این آزمایش یک مدار ترتیبی در Logisim Evolution طراحی شده که ورود و خروج افراد به اتاقی با ظرفیت حداکثر ۱۵ نفر را کنترل می‌کند. مدار waiting\_room شامل یک شمارنده‌ی بالا/پایین ۴ بیتی (افزایش با IN، کاهش با OUT) و یک قفل ورود است که با سیگنال‌های Ent، T و پر بودن اتاق، خروجی Open را می‌سازد. شمارنده از ۴ Register تک‌بیتی و منطق toggle با گیت‌های پایه ساخته شده، نه از قطعه‌ی آماده‌ی Counter.

## رابط ورودی/خروجی

| سیگنال | جهت   | پهنا | توضیح                                                                    |
|--------|-------|------|--------------------------------------------------------------------------|
| Clk    | ورودی | ۱    | کلاک سیستم                                                               |
| Clr    | ورودی | ۱    | ریست ناهم‌گام، فعال در سطح پایین (Clr=۰) یعنی ریست                       |
| IN     | ورودی | ۱    | پالس یک نفر وارد شد - هم شمارنده را بالا می‌برد، هم Open را خاموش می‌کند |
| OUT    | ورودی | ۱    | پالس یک نفر خارج شد - شمارنده را پایین می‌آورد                           |
| Ent    | ورودی | ۱    | دکمه‌ی درخواست ورود                                                      |
| T      | ورودی | ۱    | ۱ یعنی داخل بازه‌ی زمانی مجاز                                            |
| Open   | خروجی | ۱    | فرمان باز شدن در (سطح، نه پالس)                                          |
| Close  | خروجی | ۱    | ۱ یعنی اتاق پر است (۱۵ نفر)                                              |

## منطق کار مدار

مسیر محاسبات از ورودی‌ها تا خروجی‌ها به ترتیب زیر است.

## سیگنال‌های مشترک.

$$\begin{aligned}
 \text{NCLR} &= \neg \text{Clr} && (\text{ریست فعال بالا برای همه‌ی رجیسترها؛ Clr=۰ یعنی ریست}) \\
 \text{ENABLE} &= \text{IN} \oplus \text{OUT} && (\text{شمارنده فقط وقتی یکی از ورود/خروج رخ دهد آپدیت شود}) \\
 U &= \text{IN} && (\text{جهت شمارش: ۱ بالا، ۰ پایین})
 \end{aligned}$$

اگر IN و OUT هم‌زمان ۱ باشند، ENABLE = ۰ و شمارش ثابت می‌ماند. با Clr = ۰، هر پنج Register ناهم‌گام صفر می‌شوند.

شمارنده‌ی جمعیت  $Q_0Q_1Q_2Q_3$ . هر بیت یک Register با  $\text{clk} = \text{Clk}$ ،  $\text{en} = \text{ENABLE}$ ،  $\text{rst} = \text{NCLR}$  است. مقدار بعدی بیت‌ها:

$$D_0 = \neg Q_0 \quad (\text{بیت صفر همیشه تاگل می‌کند})$$

$$E_0 = Q_0 \odot U \quad (\text{آیا } Q_0 \text{ با جهت } U \text{ همسوست؟})$$

$$D_1 = Q_1 \oplus E_0$$


$$E_1 = E_0 \wedge (Q_1 \odot U)$$

$$D_2 = Q_2 \oplus E_1$$

$$E_2 = E_1 \wedge (Q_2 \odot U)$$

$$D_3 = Q_3 \oplus E_2$$

$D_i$  ورودی بعدی رجیستر  $Q_i$  است؛  $E_i$  اجازه‌ی تاگل بیت بعدی است (مثل رقم نقلی). هر  $\odot$  با NOT+XOR ساخته شده.



خروجی Close.

$$\text{Close} = Q_0 \wedge Q_1 \wedge Q_2 \wedge Q_3 \quad (\text{۱۵ = اتاق پر، شمارش})$$

ترکیبی محض است و وضعیت لحظه‌ای شمارنده را نشان می‌دهد.

قفل Open. یک Register جدا با  $\text{clk} = \text{Clk}$ ،  $\text{en} = 1$ ،  $\text{rst} = \text{NCLR}$  و ورودی بعدی Dopen:

$$\text{LT15} = \neg \text{Close} \quad (\text{هنوز جا هست})$$


$$\text{EntValid} = \text{LT15} \wedge \text{Ent} \wedge T \quad (\text{درخواست معتبر})$$

$$\text{orr} = \text{EntValid} \vee \text{Open} \quad (\text{ست تازه، یا از قبل باز})$$

$$\text{Dopen} = \text{orr} \wedge \neg \text{IN} \quad (\text{با پالس IN در را ببند})$$

با درخواست معتبر Open ست می‌شود و تا آمدن IN از راه فیدبک روشن می‌ماند؛ همان IN شمارنده را هم بالا می‌برد.

## مدار پیاده‌سازی شده



## نتایج تست

مدل مرجع رفتار مدار به‌طور مستقل از خود مدار پیاده‌سازی شده و روی ۸ سناریوی هدفمند بردار تست تولید می‌کند؛ همه‌ی بردارها با اجرای واقعی Logisim در حالت headless (-test-vector) روی waiting\_room.circ تأیید شده‌اند:

| سناریو                   | چه چیزی را بررسی می‌کند                              | ردیف      |
|--------------------------|------------------------------------------------------|-----------|
| reset-and-basic          | ریست اولیه، سکون بدون رویداد                         | ۷         |
| up-counting-full         | شمارش کامل ۰ تا ۱۵ با Ent، سپس رد شدن ورودی          | ۶۳ تا ۱۱۶ |
| out-of-hours-blocked     | Ent در T=0 باید همیشه رد شود                         | ۷         |
| exit-and-reentry         | پر شدن اتاق، خروج یک نفر، ورود دوباره                | ۶۹        |
| simultaneous-in-out      | ورود و خروج هم‌زمان $\Rightarrow$ شمارش ثابت می‌ماند | ۹         |
| open-holds-until-in      | Open تا رسیدن پالس IN قفل می‌ماند                    | ۱۱        |
| down-counting            | شمارش پایین‌رونده‌ی کامل تا صفر                      | ۲۱        |
| reset-mid-operation      | ریست ناهم‌گام وسط عملیات                             | ۱۴        |
| جمع                      |                                                      | ۲۰۱       |
| (tests_waiting_room.vec) |                                                      |           |

خروجی واقعی اجرای run\_tests.sh:

```

circ : waiting_room.circ
java : /opt/homebrew/opt/openjdk@21/bin/java
jar   : Applications/Logisim-evolution.app/Contents/app/logisim-evolution-4.1.0-all.jar

=== tests_waiting_room.vec -> circuit 'waiting_room' ===
Loading test vector "tests_waiting_room.vec"...
Running 201 vectors...
Passed: 201, Failed: 0
PASS: tests_waiting_room.vec

summary: 1/1 passed, 0 failed

```