



آزمایشگاه طراحی سیستم‌های دیجیتال

ترم تابستان ۱۴۰۵

استاد: دکتر انصاری

آزمایش سوم

توصیف جریان داده (مقایسه‌کننده‌ی آبشاری و سریال)

معین آعلی

خلاصه

در این آزمایش دو مدار مقایسه‌کننده با توصیف جریان داده (assign) در Verilog پیاده‌سازی شده‌اند و با Icarus Verilog (vvp/iverilog) صحت‌سنجی شده‌اند:

۱. یک Cascadable 1-bit comparator کاملاً ترکیبی با assign، و سپس یک مقایسه‌کننده‌ی چهاربیتی سلسله‌مراتبی ساخته‌شده از چهار نمونه‌ی آن (LSB→MSB).

۲. یک مقایسه‌کننده‌ی سریال ترتیبی که بیت‌به‌بیت (از پرارزش‌ترین بیت) دو عدد را می‌گیرد و در هر پالس ساعت نتیجه‌ی مقایسه‌ی «تا همین‌جا» را روی خروجی‌های LT/EQ/GT می‌گذارد. برای این قسمت دو نسخه نوشته شده: نسخه‌ی A (منطق next-state با assign + فلیپ‌فلاپ لبه‌حساس با always) و نسخه‌ی B (تمام ماژول فقط با assign، با زوج latch مستر-اسلیو برای نگهداری حالت).

هدف آزمایش

- تمرین توصیف جریان داده با دستور assign برای مدار ترکیبی.
- طراحی سلسله‌مراتبی: بلوک ۱ بیتی قابل آبشار، سپس ساخت ۴ بیتی از آن.
- توصیف مدار ترتیبی با منطق next-state به سبک جریان داده، و مقایسه‌ی دو روش نگهداری حالت (فلیپ‌فلاپ لبه‌حساس در برابر زوج latch فقط با assign).
- صحت‌سنجی با testbench و شبیه‌ساز iverilog.

قسمت ۱: مقایسه‌کننده‌ی ۱ بیتی آبشاری

سیگنال	جهت	پهنا	توضیح
B A،	ورودی	۱	بیت‌های همین طبقه
LT _{in} EQ _{in} ، GT _{in} ،	ورودی	۱	نتیجه‌ی cascade از بیت‌های پرارزش‌تر
LT _{out} EQ _{out} ، GT _{out} ،	خروجی	۱	نتیجه‌ی به‌روز تا این بیت

دانه اول (قبل از MSB) با $(GT, EQ, LT) = (0, 1, 0)$ تغذیه می‌شود؛ یعنی «تا الان برابر». معادلات جریان داده:

$$EQ_{out} = EQ_{in} \wedge \neg(A \oplus B)$$

$$GT_{out} = GT_{in} \vee (EQ_{in} \wedge A \wedge \neg B)$$


$$LT_{out} = LT_{in} \vee (EQ_{in} \wedge \neg A \wedge B)$$

یعنی فقط وقتی هنوز برابر بوده‌ایم اجازه‌ی تصمیم جدید داریم؛ بعد از تصمیم GT یا LT، همان مقدار از طبقه‌های بعدی عبور می‌کند.

```
1 assign EQ_out = EQ_in & ~(A ^ B);
2 assign GT_out = GT_in | (EQ_in & A & ~B);
3 assign LT_out = LT_in | (EQ_in & ~A & B);
```

قسمت ۱: مقایسه‌کننده‌ی ۴ بیتی سلسله‌مراتبی

چهار نمونه‌ی cascadable_1bit_comparator به زنجیره وصل شده‌اند:



مدار کاملاً ترکیبی است (بدون کلاک). خروجی نهایی از طبقه‌ی LSB برداشته می‌شود.

قسمت ۲: مقایسه‌کننده‌ی سریال

سیگنال	جهت	پهنا	توضیح
clk	ورودی	۱	کلاک
reset	ورودی	۱	ریست ناهم‌گام فعال‌بالا
B A،	ورودی	۱	بیت جاری (ترتیب MSB-اول)
LT EQ، GT،	خروجی	۱	نتیجه‌ی مقایسه تا بیت‌های دیده‌شده

وضعیت با دو بیت (eq_q, gt_q) کد می‌شود: بعد از ریست $(1, 0)$ یعنی EQ؛ $(0, 1)$ یعنی GT؛ $(0, 0)$ یعنی LT. معادلات next-state (برای هر دو نسخه یکسان):

$$eq_d = eq_q \wedge \neg(A \oplus B)$$

$$gt_d = gt_q \vee (eq_q \wedge A \wedge \neg B)$$

$$LT = \neg eq_q \wedge \neg gt_q$$

نسخه‌ی A — serial_comparator_ff. منطق بالا با assign، و دو فلیپ‌فلاپ با `always @(posedge clk or posedge reset)` خروجی‌ها روی لبه‌ی بالارونده به‌روز می‌شوند.


نسخه‌ی B — `serial_comparator_assign`. طبق متن آزمایش، کل مازول فقط `assign` است (بدون `always` و بدون نمونه‌سازی زیرماژول). نگهداری حالت با زوج `latch` مستر-اسلیو:

- وقتی `clk=1`: مستر `next-state` را نمونه‌برداری می‌کند.
- وقتی `clk=0`: اسلیو از مستر به‌روز می‌شود (خروجی‌ها اینجا عوض می‌شوند).


این رفتار معادل یک فلیپ‌فلاپ حساس به لبه‌ی پایین‌رونده است؛ در تست‌بنچ بیت‌ها هنگام `clk=0` آماده می‌شوند، سپس یک سیکل کامل `0→1→0` زده می‌شود و خروجی بعد از افت کلاک خوانده می‌شود — همان قرارداد «یک بیت در هر پالس» برای هر دو نسخه.

شکل موج (هر دو نسخه، یک محرک)

هر دو شکل موج از یک تست‌بنچ مشترک (`tb_serial_wave`) با همان دنباله گرفته شده‌اند: ابتدا $A=0100$ در برابر $B=0011$ (تصمیم GT روی بیت دوم و چسبندگی آن)، سپس ریست وسط‌راه، سپس $A=0001$ در برابر $B=0010$ (تصمیم LT و چسبندگی). تفاوت ظاهری فقط در لبه به‌روزرسانی خروجی است: نسخه A روی لبه‌ی بالارونده، نسخه B روی لبه‌ی پایین‌رونده.



شکل ۱ — نسخه A (`serial_comparator_ff`): فلیپ‌فلاپ با `@(posedge clk)` `always`



شکل ۲ — نسخه B (serial_comparator_assign): فقط assign (مستتر-اسلیو)

ردیابی دستی (برای ارائه)

مثال: مقایسه‌ی سریال $A=0100$ با $B=0011$ (MSB اول):

گام	A	B	پیشوند	نتیجه	GEL
reset	—	—	ε	برابر	010
۱	۰	۰	۰ vs ۰	برابر	010
۲	۱	۰	۰۰ vs ۰۱	$A > B$	۱۰۰
۳	۰	۱	(قفل)	$A > B$	۱۰۰
۴	۰	۱	(قفل)	$A > B$	۱۰۰

تصمیم در بیت ۲ گرفته می‌شود و تا آخر چسبده می‌ماند — دقیقاً همان چیزی که سناریوی gt_bit2 در تست‌بنچ بررسی می‌کند.

نتایج تست

همه‌ی شبیه‌سازی‌ها با Icarus Verilog 12.0:

تست	پوشش	نتیجه
bit\tb_cascadable_	همه‌ی ۳۲ ترکیب ورودی ۵ بیتی	۳۲/۳۲
bit\tb_comparator_	همه‌ی ۲۵۶ جفت $A, B \in \{0./15\}$	۲۵۶/۲۵۶
tb_serial_ (نسخه‌ی A)	نمونه‌ها + ریست وسط‌راه + exhaustive نهایی	۳۱۲/۳۱۲
tb_serial_ (نسخه‌ی B)	همان بردارها روی ماژول فقط-assign	۳۱۲/۳۱۲

خروجی واقعی run_tests.sh:

```
iverilog: Icarus Verilog version 12.0 (stable) ()

=== tb_cascadable_1bit ===
tb_cascadable_1bit: Passed: 32, Failed: 0
PASS: tb_cascadable_1bit

=== tb_comparator_4bit ===
tb_comparator_4bit: Passed: 256, Failed: 0
PASS: tb_comparator_4bit

=== tb_serial_ff ===
tb_serial: Passed: 312, Failed: 0
PASS: tb_serial_ff

=== tb_serial_assign ===
tb_serial: Passed: 312, Failed: 0
PASS: tb_serial_assign

summary: 4/4 passed, 0 failed
```

جمع کل: ۴ از ۴ مجموعه‌تست پاس، صفر شکست.

نکات پیاده‌سازی

- در قسمت ۱ فقط assign داخل بلوک ۱ بیتی به کار رفته؛ ۴ بیتی صرفاً نمونه‌سازی ساختاری همان بلوک است (سلسله‌مراتبی مطابق خواسته‌ی آزمایش).

- در قسمت ۲ دو تفسیر از «فقط جریان داده» پیاده شد: A برای شبیه‌سازی/سنتز لبه‌حساس استاندارد، و B برای رعایت لفظی «بدون توصیف دیگر» با زوج latch مستر-اسلیو.
- ترتیب بیت‌ها MSB-اول است؛ در غیر این صورت سریال/cascade با معنی عددی unsigned هم‌خوان نمی‌شود.