



پاسخ مسئلہ ۱۔


$$a : \cdot xAC\textcircled{2} \cdot \cdot 1\textcircled{4}$$
$$b : \cdot x \cdot \cdot \wedge \Upsilon \cdot \wedge \Upsilon A$$

الف

در این باید کد اسمبلی معادل با هر دستور را بنویسیم. برای این کار ابتدا اعداد را به باینری تبدیل می‌کنیم:

[illegible]
$$b = (\cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot \setminus \cdot \cdot \cdot \cdot \cdot \cdot \setminus \cdot \cdot \cdot \cdot \cdot \cdot \setminus \cdot \cdot \cdot \cdot \cdot \cdot \setminus \cdot \setminus \cdot \setminus \cdot \setminus \cdot)_{\gamma}$$

حال از این تصویر استفاده کرده و دستورات را شناسایی می‌کنیم:



$$opcode_a = a[\mathfrak{31} : \mathfrak{26}] = (1 \cdot 1 \cdot 11)_2 = (\mathfrak{43})_{10} \longrightarrow store$$

$$\begin{cases} r_s = a[\mathfrak{Y}\mathfrak{U} : \mathfrak{Y}\mathfrak{I}] = (\bullet \bullet \bullet \mathfrak{I}\mathfrak{I})_{\mathfrak{Y}} = (\mathfrak{Y})_{\mathfrak{I}}, \longrightarrow v_{\mathfrak{I}} \\ r_t = a[\mathfrak{Y} \bullet : \mathfrak{I}\mathfrak{F}] = (\bullet \bullet \bullet \mathfrak{I} \bullet)_{\mathfrak{Y}} = (\mathfrak{Y})_{\mathfrak{I}}, \longrightarrow v. \longrightarrow sw \ \$v \bullet, \mathfrak{Y} \bullet (\$v_{\mathfrak{I}}) \\ immediate = a[\mathfrak{I}\mathfrak{U} : \bullet] = (\bullet \bullet \bullet \bullet \bullet \bullet \bullet \bullet \bullet \bullet \mathfrak{I} \bullet \mathfrak{I} \bullet \bullet)_{\mathfrak{Y}} = (\mathfrak{Y} \bullet)_{\mathfrak{I}}, \end{cases}$$

$$opcode_b = b[\mathfrak{V}\mathfrak{I} : \mathfrak{V}\mathfrak{E}] = (\cdot \cdot \cdot \cdot \cdot)_\mathfrak{I} = (\cdot)_\mathfrak{I} \cdot \longrightarrow R-Type$$

$$\begin{cases} r_s = b[\mathfrak{Y}\mathfrak{O} : \mathfrak{Y}\mathfrak{I}] = (\bullet\bullet\mathfrak{I}\bullet\bullet)_{\mathfrak{Y}} = (\mathfrak{Y})_{\mathfrak{I}}, \longrightarrow a, \\ r_t = b[\mathfrak{Y}\bullet : \mathfrak{I}\mathfrak{F}] = (\bullet\bullet\bullet\mathfrak{I}\bullet)_{\mathfrak{Y}} = (\mathfrak{Y})_{\mathfrak{I}}, \longrightarrow v, \\ r_d = b[\mathfrak{I}\mathfrak{O} : \mathfrak{I}\mathfrak{I}] = (\bullet\bullet\bullet\bullet\mathfrak{I})_{\mathfrak{Y}} = (\mathfrak{I})_{\mathfrak{I}}, \longrightarrow a_t \\ function = b[\mathfrak{O} : \bullet] = (\mathfrak{I}\bullet\mathfrak{I}\bullet\mathfrak{I}\bullet)_{\mathfrak{Y}} \longrightarrow set\ on\ less\ than \end{cases} \longrightarrow slt\ \$a_t, \$a., \$v.$$

ب

خروجی sign extend دستور a ، ۱۶ بیت اول دستور را به یک عدد ۳۲ بیتی تبدیل می‌کند با حفظ علامت:
 $output = (000000000000000010100)_2 = (14)_{16}$

خروجی واحد shift left که توسط دستور b اجرای می‌شود، خروجی واحد sign extend را می‌گیرد و ۲ بیت به چپ شیفت می‌دهد.

$output = (010000010000010000010101000)_2 = (20820A8)_{16}$

ج

در این بخش باید مقادیر واحد کنترل ALU را به ازای هر دستور محاسبه کنیم. از تصویر زیر کمک می‌گیریم:

opcode	ALUOp	Operation	funct	ALU function	ALU control
lw	00	load word	XXXXXX	add	0010
sw	00	store word	XXXXXX	add	0010
beq	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
		subtract	100010	subtract	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		set-on-less-than	101010	set-on-less-than	0111

$a \rightarrow lw \rightarrow \begin{cases} ALUOp = 00 \\ funct = a[5:0] = \times \end{cases}$


$b \rightarrow RType \rightarrow \begin{cases} ALUOp = 10 \\ funct = b[5:0] = 101010 \end{cases}$

د

با توجه به این که هیچ کدام از دستورات مربوط به دستورات jump و یا branch نیستند، پس در هر دو حالت مقدار برابر است با:

$$PC \leftarrow PC + 4$$

در شکل زیر مسیرهایی که از آن‌ها این مقادیر به دست می‌آیند را می‌بینید:




مقدار موجود در هر یک از ثبات‌ها به شرح زیر است:

	R0	R1	R2	R3	R4	R5	R6	R8	R12	R31
a	0	-1	2	-3	-4	10	6	8	2	-16
b	0	256	-128	19	-32	13	-6	-1	16	-2

۵

در این بخش باید مقادیر خروجی هر یک از MUX ها را مشخص کنیم. ابتدا به سراغ دستور a می‌رویم:



۱. چون دستور ما sw است و RegDst برابر صفر است، پس خروجی این مالتیپلکسر برابر است با:
 $MUX_1 = Instruction[20:16] = (00010)_2 = (2)_{10} \rightarrow \$R2$

۲. چون سیم مربوط به ALUSrc برابر یک است، پس حاصل واحد Sign Extend مقدار خروجی آن است:
 $MUX_2 = SignExtend(Instruction[15:0]) = (14)_{16} = (20)_{10} \rightarrow \$R20$

۳. خروجی این مالتیپلکسر برای ما فاقد اهمیت است.
 $MUX_3 = \times$

۴. سیم مربوط به Branch صفر است، پس خروجی این مالتیپلکسر برابر است با:
 $MUX_4 = PC + 4$

۵. چون این دستور مربوط به Jump نیست و سیم مربوط به آن صفر است، پس خروجی ما برابر است با:
 $MUX_5 = PC + 4$

حال به سراغ دستور b می‌رویم:

۱. مقدار سیم مربوط به RegDst برابر یک است، پس rd خروجی داده می‌شود:
 $MUX_1 = Instruction[15:11] = (00001)_2 = (1)_{10}$

۲. چون سیم مربوط به ALUSrc برابر صفر است، مقدار ReadData₂ خروجی داده می‌شود:
 $MUX_2 = Instruction[20:16] = \$rt = \$R2$

۳. چون سیم مربوط به MemtoReg قطع است، پس خروجی این مالتیپلکسر برابر است با:

$$MUX_3 = ALUResult = slt \ \$a_t, \$a_0, \$v_0 = 0$$

۴. بیت کنترلی Branch صفر چون دستور ما مربوط به Branch یا Jump نیست، پس خروجی برابر است با:

$$MUX_4 = PC + 4$$

۵. به همان دلیلی که در مورد قبل گفته شد، خروجی برابر است با:

$$MUX_5 = PC + 4$$

و

در این بخش باید ورودی‌های ALU و واحدهای Add موجود در این معماری را محاسبه کنیم. ابتدا به سراغ دستور a می‌رویم:

۱. ورودی‌های واحد ALU معماری:

$$\begin{cases} Read_1 = Instruction[25 - 21] = rs = \$R_3 = (-3)_1, \\ Read_2 = Instruction[20 - 16] = address = (20)_1. \end{cases}$$

۲. ورودی‌های واحد Add سمت چپ معماری:

$$\begin{cases} input_1 = PC \\ input_2 = 4 \end{cases}$$

۳. ورودی‌های واحد Add سمت راست معماری:

$$\begin{cases} input_1 = PC + 4 \\ input_2 = 4 \times Address = 80 \end{cases}$$

حال به سراغ دستور b می‌رویم:

۱. ورودی‌های واحد ALU معماری:

$$\begin{cases} Read\text{۱} = Instruction[۲۵ - ۲۱] = \$rs = \$R_۲ = -۱۲۸ \\ Read\text{۲} = Instruction[۲۰ - ۱۶] = \$rt = \$R_۴ = -۳۲ \end{cases}$$

۲. ورودی‌های واحد Add سمت چپ معماری:

$$\begin{cases} input\text{۱} = PC \\ input\text{۲} = ۴ \end{cases}$$

۳. ورودی‌های واحد Add سمت راست معماری:

$$\begin{cases} input\text{۱} = PC + ۴ \\ input\text{۲} = ۴ \times Address = ۸۳۶۰ \end{cases}$$

ز

در این بخش باید مقادیر مختلف Register File را به ازای هر دو دستور مشخص کنیم. به ازای دستور a مقادیر این ثبات‌ها برابر هستند با:

- $\text{ReadRegister}_1 = 3$
- $\text{ReadRegister}_2 = 2$
- $\text{WriteRegister} = 2$
- $\text{WriteData} = \times$
- $\text{RegWrite} = 0$

حال به سراغ دستور b می‌رویم:

- $\text{ReadRegister}_1 = 4$
- $\text{ReadRegister}_2 = 2$
- $\text{WriteRegister} = 1$
- $\text{WriteData} = 0$
- $\text{RegWrite} = 1$

پاسخ مسئله‌ی ۲.

الف


این دستور I Type و از نوع Branch است. برای اضافه کردن این دستور به معماری خود، کافیت ALUOp آن را با دستور Branch برابر قرار دهیم و مقدار Funct های آن‌ها را متفاوت در نظر بگیریم.

ب

جداول و معماری فوق به این صورت تغییر خواهند کرد:

Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input
LW	00	load word	XXXXXX	add	0010
SW	00	store word	XXXXXX	add	0010
Branch equal	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
R-type	10	subtract	100010	subtract	0110
R-type	10	AND	100100	and	0000
R-type	10	OR	100101	or	0001
R-type	10	set on less than	101010	set on less than	0111
Branch equal	01	Branch equal	xxxxx0	subtract	0110
forr	01	Branch on not equal and subtract	xxxxx1	subtract	0110

Instruction	RegDst	ALUSrc	Memto-Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
sw	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1
forr	0	0	0	1	0	0	1	0	1



پاسخ مسئله‌ی ۳.

در این سوال باید توضیح دهیم که با گیر کردن سیگنال، اجرای کدام دستورات دچار مشکل خواهند شد.

الف

اگر بیت RegDst روی صفر گیر کند، آنگاه رجیستر مقصد هم روی rt گیر می‌کند. در این حالت فقط دستوراتی دچار مشکل می‌شوند که نیاز دارند چیزی را روی rd بنویسند، پس فقط **R Type** دچار مشکل می‌شوند.

ب

اگر بیت صفرم ALUOp روی مقدار یک گیر کند، دستورات **lw** و **sw** و **R Type** که در آن‌ها بیت صفرم ALUOp برابر صفر است دچار مشکل می‌شوند.

البته اگر در دستورات **R Type** بیت صفرم ALUOp را روی حالت Dont Care در نظر گرفته باشیم، برای این عملیات‌ها مشکلی به وجود نخواهد آمد، زیرا مقدار ۱۱ و ۱۰ برای ما فرقی ندارد.

ج


اگر سیگنال RegWrite روی صفر گیر کند، آنگاه روی هیچ رجیستری چیزی نوشته نمی‌شود و در نتیجه دستوراتی مانند **R Type** و **lw** به مشکل می‌خورند. به عنوان مثال در دستورات **R Type** باید نتیجه عملیات را روی یک رجیستر مقصد نوشت، که این کار انجام نخواهد شد، و یا در دستور **lw** باید مقداری از حافظه بخوانیم و در یک رجیستر بنویسیم که این کار انجام نخواهد شد.

همچنین در بعضی از دستورات Immediate که نوشتن روی رجیستر و یا حافظه داریم، به مشکل خواهیم خورد.

پاسخ مسئله‌ی ۴.

تاخیرهای زیر را برای بخش‌های مختلف شکل زیر در نظر می‌گیریم:

I-Mem	Add	Mux	ALU	Regs	D-Mem	Control
220ps	75ps	20ps	95ps	70ps	240ps	45ps



ابتدا تاخیرهای هر بخش را محاسبه می‌کنیم:

- پرش غیر شرطی:

$$\max(IMem, Add) + MUX + Control = 220 + 20 + 45 = 285^{ps}$$

- پرش شرطی:

$$\max(IMem, Add) + \max(Control, Regs) + MUX + \max(ALU, Add) + 2 \times MUX = 220 + 70 + 20 + 95 + 2 \times 40 = 445^{ps}$$

- Load:

$$\max(IMem, Add) + \max(Control, Regs) + MUX + ALU + DMem + MUX + Regs = 220 + 70 + 20 + 95 + 240 + 20 + 70 = 735^{ps}$$

- Store:

$$\max(IMem, Add) + \max(Control, Regs) + MUX + ALU + DMem = 220 + 70 + 20 + 95 + 240 = 645^{ps}$$

- RType:

$$\max(IMem, Add) + \max(Control, Regs) + MUX + ALU + MUX + Regs = 220 + 70 + 20 + 95 + 20 + 70 = 495^{ps}$$

$$T_1 = \frac{1}{100} \times 285 + \frac{11}{100} \times 445 + \frac{16}{100} \times 735 + \frac{15}{100} \times 645 + \frac{50}{100} \times 515 = 543.6^{ps}$$

$$T_2 = \frac{1}{100} \times 285 + \frac{11}{100} \times 435 + \frac{16}{100} \times 665 + \frac{15}{100} \times 575 + \frac{50}{100} \times 505 = 515.8^{ps}$$

$$SpeedUP = \frac{T_1}{T_2} = \frac{543.6}{515.8} \approx 1.05$$

پس ما ۵٪ افزایش سرعت داشته‌ایم!