معماری کامپیوتری

نيمسال دوم ۲۰-۲۰

استاد: دکتر لاله ارشدی پاسخدهنده: معین آعلی - ۴۰۱۱۰۵۵۶۱


پاسخ مسئلهی ۱.

a: *xAC?``` $b: {}^{\bullet}x {}^{\bullet} {}^{\wedge} {}^$

الف

در این باید کد اسمبلی معادل با هر دستور را بنویسیم. برای این کار ابتدا اعداد را به باینری تبدیل میکنیم: $a = (1 \cdot 1 \cdot 11 \cdot \dots 1$

حال از این تصویر استفاده کرده و دستورات را شناسایی میکنیم:



$$\begin{aligned} opcode_{a} &= a[\texttt{Y}\texttt{N}: \texttt{Y}\texttt{P}] = (\texttt{N}\texttt{N}\texttt{N})_{\texttt{Y}} = (\texttt{Y}\texttt{Y})_{\texttt{N}}. \longrightarrow store \\ \begin{cases} r_{s} &= a[\texttt{Y}\texttt{D}: \texttt{Y}\texttt{N}] = (\texttt{N}\texttt{N})_{\texttt{Y}} = (\texttt{Y})_{\texttt{N}}. \longrightarrow v_{\texttt{N}} \\ r_{t} &= a[\texttt{Y}\texttt{N}: \texttt{N}\texttt{P}] = (\texttt{N}\texttt{N})_{\texttt{Y}} = (\texttt{Y})_{\texttt{N}}. \longrightarrow v_{\texttt{N}} \\ immediate &= a[\texttt{N}\texttt{D}: \texttt{N}] = (\texttt{N}\texttt{N}: \texttt{N})_{\texttt{Y}} = (\texttt{Y}\texttt{N})_{\texttt{N}}. \end{cases} \longrightarrow sw \ \$v_{\texttt{N}}, \texttt{Y}^{\texttt{N}}(\$v_{\texttt{N}}) \end{aligned}$$

ب

output = (vertical b) sign extend خروجی واحد shift left که توسط دستور b اجرای می شود، خروجی واحد skift left که توسط دستور b بیت به چپ شیفت می دهد.

ج

در این بخش باید مقادیر واحد کنترل ALU را به ازای هر دستور محسابه کنیم. از تصویر زیر کمک می گیریم:

opcode	ALUOp	Operation	funct	ALU function	ALU control
lw	00	load word	XXXXXX	add	0010
sw	00	store word	XXXXXX	add	0010
beq	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
		subtract 100010 subtract		subtract	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		set-on-less-than	101010	set-on-less-than	0111

$$a \to lw \to \begin{cases} ALUOp = \bullet \bullet \\ funct = a[\Delta : \bullet] = \times \end{cases}$$


$$b \to RType \to \begin{cases} ALUOp = \bullet \bullet \\ funct = b[\Delta : \bullet] = \bullet \bullet \bullet \end{cases}$$

٤

با توجه به اینکه هیچ کدام از دستورات مربوط به دستورات jump و یا branch نیستند، پس در هر دو حالت مقدار برابر است با:

$$PC \leftarrow PC + \mathbf{Y}$$

در شکل زیر مسیرهایی که از آنها این مقادیر بهدست میآیند را میبینید:




مقدار موجود در هر یک از ثباتها به شرح زیر است:

	R0	R1	R2	R3	R4	R5	R6	R8	R12	R31
a	0	-1	2	-3	-4	10	6	8	2	-16
b	0	256	-128	19	-32	13	-6	-1	16	-2

٥

در این بخش باید مقادیر خروجی هر یک از MUX ها را مشخص کنیم. ابتدا به سراغ دستور a میرویم:



انت بان است بان است، پس خروجی این مالتیپلکسر برابر است بان RegDst برابر صفر است، پس خروجی این مالتیپلکسر برابر است باد . $MUX_1 = Instruction[Y : 19] = (Y)_1 . \rightarrow \RY

: ست، پس حاصل واحد Sign Extend مقدار خروجی آن است: برابر یک است، پس حاصل واحد ALUSrc مقدار خروجی آن است: $MUX_{\mathsf{Y}} = SignExtend(Instruction[\mathsf{N}\Delta: \bullet]) = (\mathsf{N}^{\mathsf{Y}})_{\mathsf{N}} = (\mathsf{Y}^{\mathsf{Y}})_{\mathsf{N}} + \$R\mathsf{Y}^{\mathsf{Y}}$

٣. خروجي اين مالتبيلكسر براي ما فاقد اهميت است.

 $MUX_{\mathbf{r}} = \times$

۴. سيم مربوط به Branch صفر است، پس خروجي اين مالتيپلكسر برابر است با:

 $MUX_{\mathbf{f}} = PC + \mathbf{f}$

نیست و سیم مربوط به آن صفر است، پس خروجی ما برابر است با: Jump نیست و سیم مربوط به آن صفر است، پس خروجی ما برابر است با: $MUX_{\Delta} = PC + \mathbf{f}$

حال به سراغ دستور b میروبم:

۱. مقدار سیم مربوط به ${\rm RegDst}$ برابر یک است، پس ${\rm rd}$ خروجی داده می شود:

 $MUX_1 = Instruction[10:11] = (\cdot \cdot \cdot \cdot 1)_Y = (1)_1.$

۲. چون سیم مربوط به ALUSrc برابر صفر است، مقدار ReadData۲ خروجی داده می شود: $MUX_{Y} = Instruction[Y•: 19] = \$rt = \$R$ ۲

۳. چون سیم مربوط به MemtoReg قطع است، پس خروجی این مالتیپلکسر برابر است با:

 $MUX_{\mathbf{r}} = ALUResult = slt \ \$a_t \ , \ \$a_{\bullet} \ , \ \$v_{\bullet} = \bullet$

انیست، پس خروجی برابر است با: Branch صفر چون دستور ما مربوط به Branch مفر چون دستور ما $MUX_{\mathfrak{k}} = PC + \mathfrak{k}$

۵. به همان دلیلی که در مورد قبل گفته شد، خروجی برابر است با:

 $MUX_{\Delta} = PC + \mathbf{f}$

و

در این بخش باید ورودیهای ALU و واحدهای Add موجود در این معماری را محاسبه کنیم. ابتدا به سراغ دستور a میرویم:

۱. وروديهاي واحد ALU معماري:

۲. وروديهاي واحد Add سمت چپ معماري:

$$\begin{cases} input \ \mathsf{I} = PC \\ input \ \mathsf{I} = \mathsf{I} \end{cases}$$

۳. ورودی های واحد Add سمت راست معماری:

$$\begin{cases} input \, \mathbf{1} = PC + \mathbf{f} \\ input \, \mathbf{1} = \mathbf{f} \times Address = \mathbf{A} \cdot \mathbf{1} \end{cases}$$

حال به سراغ دستور b میرویم:

۱. وروديهاي واحد ALU معماري:

۲. ورودي هاي واحد Add سمت چپ معماري:

$$\begin{cases} input \, \mathbf{1} = PC \\ input \, \mathbf{1} = \mathbf{1} \end{cases}$$

۳. ورودیهای واحد Add سمت راست معماری:

ز

در این بخش باید مقادیر مختلف Register File را به ازای هر دو دستور مشخص کنیم. به ازای دستور a مقادیر این ثباتها برابر هستند با:

- ReadRegister \ = \mathbf{r}
- ReadRegisterY = Y
- WriteRegister = Y
- WriteData = \times
- RegWrite = •

حال به سراغ دستور b میرویم:

- ReadRegister \ = \forall
- ReadRegisterY = Y
- WriteRegister = \
- WriteData = •
- RegWrite = \

پاسخ مسئلهي ٢.

پاسخ مسئلهي ٣.

در این سوال باید توضیح دهیم که با گیر کردن سیگنال، اجرای کدام دستورات دچار مشکل خواهند شد.

الف

اگر بیت RegDst روی صفر گیر کند، آنگاه رجیستر مقصد هم روی rt گیر میکند. در این حالت فقط دستوراتی دچار مشکل میشوند. دچار مشکل میشوند که نیاز دارند چیزی را روی rd بنویسیند، پس فقط **R Type** دچار مشکل میشوند.

ب

اگر بیت صفرم ALUOp روی مقدار یک گیر کند، دستورات **lw و sw و R Type** که در آنها بیت صفرم ALUOp روی مقدار یک گیر کند، دستورات **lw و sw** و ALUOp برابر صفر است دچار مشکل می شوند.

البته اگر در دستورات R Type بیت صفرم ALUOp را روی حالت Dont Care در نظر گرفته باشیم، برای این عملیاتها مشکلی به وجود نخواهد آمد، زیرا مقدار ۱۱ و ۱۰ برای ما فرقی ندارد.

ج


اگر سیگنال RegWrite روی صفر گیر کند، آنگاه روی هیچ رجیستری چیزی نوشته نمی شود و درنتیجه دستوراتی مانند **R Type و lw** به مشکل می خورند. به عنوان مثال در دستورات \mathbf{R} Type باید نتیجه عملیات را روی یک رجیستر مقصد نوشت، که این کار انجام نخواهد شد، و یا در دستور \mathbf{lw} باید مقداری از حافظه بخوانیم و در یک رجیستر بنویسیم که این کار انجام نخواهد شد.

همچنین در بعضی از دستورات Immediate که نوشتن روی رجیستر و یا حافظه داریم، به مشکل خواهیم خورد.

پاسخ مسئلهی ۴.

تاخیرهای زیر را برای بخشهای مختلف شکل زیر در نظر میگیریم:

I-Mem	Add	Mux	ALU	Regs	D-Mem	Control
220ps	75ps	20ps	95ps	70ps	240ps	45ps



ابتدا تاخیرهای هر بخش را محاسبه میکنیم:

• پرش غير شرطي:

 $\max(IMem,Add)+MUX+Control={f YY}ullet+{f Y}ullet+{f Y}ullet={f Y}{f A}\Delta^{ps}$

پرش شرطی:

 $\max(IMem, Add) + \max(Control, Regs) + MUX + \max(ALU, Add) + \Upsilon \times MUX$ $= \Upsilon \Upsilon \cdot + \Upsilon \cdot + \Upsilon \Delta + \Upsilon \times \Upsilon \cdot = \Upsilon \Upsilon \Delta^{ps}$

:Load •

 $\max(IMem,Add) + \max(Control,Regs) + MUX + ALU + DMem + MUX + Regs \\ = \Upsilon\Upsilon \bullet + \Upsilon \bullet$

:Store •

 $\max(IMem,Add) + \max(Control,Regs) + MUX + ALU + DMem$ $= \Upsilon\Upsilon \cdot + \Upsilon \cdot + \Upsilon$

:RType •

$$T_1 = \frac{\Lambda}{1 \cdot \cdot \cdot} imes exttt{TLD} + \frac{11}{1 \cdot \cdot \cdot} imes exttt{TFD} + \frac{19}{1 \cdot \cdot \cdot} imes exttt{VTD} + \frac{10}{1 \cdot \cdot \cdot} imes exttt{FFD} + \frac{0 \cdot \cdot}{1 \cdot \cdot \cdot} imes exttt{DLD} +$$

$$T_{
m Y}=rac{\Lambda}{1 \cdot \cdot \cdot} imes {
m Y} \Lambda \Delta + rac{11}{1 \cdot \cdot \cdot} imes {
m Y} \Delta + rac{19}{1 \cdot \cdot \cdot} imes {
m SF} \Delta + rac{1\Delta}{1 \cdot \cdot \cdot} imes \Delta {
m V} \Delta + rac{\Delta \cdot \cdot}{1 \cdot \cdot \cdot} imes \Delta \cdot \Delta = \Delta 1 \Delta / \Lambda^{ps}$$

$$SpeedUP = \frac{T_1}{T_1} = \frac{\Delta \Upsilon \Upsilon / 9}{\Delta 1 \Delta / \Lambda} \approx 1 / 1 \Delta$$

پس ما ۵% افزایش سرعت داشتهایم!