

دانشگاه تهران



دانشکده مهندسی برق و کامپیوتر

طراحی کامپیوتری سیستمهای دیجیتال بهار ۱۴۰۰

فاز ۲

توضيحات پروژه

در فاز اول از تمرین ماجولی را طراحی کردید که تابع فیبوناتچی را با تغییرات گفته شده پیاده سازی می کرد و برای این کار از یک پشته کمک می گرفت. در این فاز شما باید ماجول طراحی شده را با Verilog مدل سازی کنید. همان طور که در فاز قبل بیان شده بود ورودی این ماجول عدد N بیتی N و خروجی آن Nامین عدد از سری فیبوناتچی با روال گفته شده است.

در این بخش شما می توانید کد Verilog را برای سادگی بیشتر در سطح رفتاری پیاده سازی کنید. دقت کنید پیاده سازی این مرحله باید کاملاً همان مداری باشد که در فاز قبل طراحی کردید. در صور تیکه متوجه شده اید طراحی شما در فاز قبل مشکلی داشته است، آن را در این مرحله اصلاح کنید و مشکل و راه حل را در گزارش به صورت کامل توضیح دهید.

مواردی که باید تحویل دهید:

- ۱. کد ماجول فیبوناتچی به زبان Verilog
- ۲. یک testbench که ورودیهای مختلف را به مدار دهد و خروجی مدار را با مقادیر صحیح مقایسه کند. این script را به کمک یک script بنویسید.
- ۳. درکنار تمرین یک فایل فشرده به نام trunk وجود دارد. با توجه به راهنمایی که در پوشه doc قرار دارد، کدها و
 گزارش تمرین را در پوشه مناسب بگذارید و سپس در صفحه درس بارگزاری کنید.
- در فایل توضیحات ممکن است مواردی گفته شده باشد که شما در این تمرین نداشته باشید، از آنها صرف نظر کنید. یک فایل tcl نیز به عنوان نمونه وجود دارد که می توانید برای نوشتن script از آن کمک بگیرید.

توجه: این فاز از تمرین را می توانید به صورت در گروههای ۲ نفره یا انفرادی انجام دهید.