در ابتدا نیاز به ذکر است که مسیر داده از فاز اول پروژه تغییری نداشته است و به همان صورت استفاده شده است. در مورد پیاده سازی واحد کنترل از روش های زیر استفاده شده است:

برخلاف فاز قبل در این فاز برای مقدار دهی اولیه و کارکرد مدار از سیگنال های clock و استفاده می شود و برای پیاده سازی حلقه ی لوپ الگوریتم از یک پروسس بر اساس لبه ی بالارونده ی کلاک استفاده شده است. در هر کلاک مقادیر به روزرسانی می شوند و در فایل نوشته می شوند. از آنجایی که حداقل یکبار انجام شدن این حلقه الزامی است متغیر بولین first ساخته شده است و کار آن اطمینان یافتن از حداقل یکبار اجرای الگوریتم می باشد. باقی کد همانند فاز قبل باقی مانده است و نیازی به اطلاعات تکمیلی ندارد.

## گزارش منابع مصرفی:

Tcl Console Messages I										PROJECT MANAGER - project_final ?										
	og Reports Design Ru	ns ×								? _ & G										
Q   \( \frac{1}{2} \)   \( \phi																				
Name Constraints	Status	LUT	FF	BRAM	URAM	DSP	Start	Elapsed	Run Strategy	Report Strategy										
√ ✓ synth_1 constrs_1	synth_design Complete!	101891	5001	0.0	0	6	7/29/20, 4:06 PM	00:12:10	Vivado Synthesis Defaults (Vivado Synthesis 2019)	Vivado Synthesis Default Report										
	Not started								Vivado Implementation Defaults (Vivado Implementation 2019)	Vivado Implementation Default										

## گزارش توان مصرفی:

