Tp2: Design Structurel et hiérarchie

1) Components en VHDL

En VHDL, un component est une abstraction qui représente un module matériel réutilisable dans une conception hiérarchique. Un component décrit l'interface d'un bloc logique, notamment ses entrées et sorties, sans définir directement son comportement interne. Il est utilisé pour instancier des modules dans une architecture supérieure.

Exercice:

1)Shéma et les équations de sortie d'un full_adder , à partir d'un half adder :

```
Sum = A xor B xor Cin;
Cout = A and B or B and Cin or A and Cin;
```

2) Programme Vhdl pour la modélisation :

Half_adder.vhdl

```
entity halfAdder is
32
33
        Port ( A : in STD_LOGIC;
               B : in STD_LOGIC;
34
               Sum : out STD_LOGIC;
35
               Cout : out STD_LOGIC);
36
    end halfAdder;
37
38
    architecture Behavioral of halfAdder is
39
40
    begin
41
       Sum <= A xor B;
42
43
       Cout <= A and B;
    end Behavioral;
44
45
46
```

Full_adder.vhdl

```
55
                                               56 HA1: halfAdder
31
32 entity fullAdder is
                                               57
33
     Port ( A : in STD_LOGIC;
                                               58
             B : in STD_LOGIC;
34
                                               59
             Cin : in STD_LOGIC;
35
                                               60
              Sum : out STD_LOGIC;
36
                                               61
              Cout : out STD_LOGIC);
37
                                               62
38 end fullAdder;
                                               63
39
40 architecture Behavioral of fullAdder is
                                               65 HA2: halfAdder
41
                                               66
42 component halfAdder is
          Port (
                                               67
43
              A : in STD_LOGIC;
                                               68
44
45
               B : in STD_LOGIC;
               Sum : out STD_LOGIC;
                                               70
46
               Cout : out STD_LOGIC
47
                                               71
48
          );
                                               72
      end component;
49
                                               74
51 signal Sum1, Cout1, Cout2 : STD_LOGIC;
```

```
73 Cout <= Cout1 or Cout2;
                             75 end Behavioral;
                  fullAdder:1
                        or2
                   |11 |
В
                                0
                   10
               Cout_imp_Cout1
                                                   Sum
                   fullAdder
```

54 begin

port map (

port map (

);

);

A => A, B => B,

Sum => Sum1,

Cout => Cout1

A => Sum1, B => Cin,

Sum => Sum,

Cout => Cout2

3) Réalisation d'un adder 4 bits à partir des full_adder :

```
32 entity fullAdder4bits is
       Port (
33
           A : in STD_LOGIC_VECTOR(3 downto 0);
34
           B : in STD_LOGIC_VECTOR(3 downto 0);
35
           Cin : in STD_LOGIC;
36
           Sum : out STD_LOGIC_VECTOR(3 downto 0);
37
           Cout : out STD_LOGIC
38
39
           );
4.0
41 end fullAdder4bits;
42
43 architecture Behavioral of fullAdder4bits is
44
45 component fullAdder is
46
         Port (
                    : in STD_LOGIC;
47
               B : in STD_LOGIC;
48
49
               Cin : in STD_LOGIC;
               Sum : out STD_LOGIC;
5.0
               Cout : out STD_LOGIC
51
           );
52
       end component;
53
54 signal Cout1, Cout2, Cout3 : STD_LOGIC;
55
```

```
56 begin
57
   FA1: fullAdder
58
59
         port map (
             A => A(0),
B => B(0),
60
61
              Cin => Cin,
62
               Sum => Sum(D),
63
               Cout => Cout1
64
6.5
           );
66 FA2: fullAdder
         port map (
67
             A => A(1),
B => B(1),
68
6.9
               Cin => Cout1,
70
               Sum => Sum(1),
71
               Cout => Cout2
72
           );
73
74 FA3: fullAdder
           port map (
75
              A => A(2),
76
               B => B(2),
77
               Cin => Cout2,
78
               Sum => Sum(2),
79
               Cout => Cout3
80
           );
81
    FA4: fullAdder
82
           port map (
83
              A => A(3),
84
                  => B(3),
8.5
               В
              Cin => Cout3,
86
               Sum => Sum(3),
87
               Cout => Cout
88
8.9
90
91
92 end Behavioral;
```



