


lec 2

Bus is a shared resource



Transaction وحدة العمليات التي يحصل عا Bus اسمها
يعني وحدة كاملة من أي حاجة يحصل عا Bus.

Transaction .. الكلمة دي بنستخدمها في البنوك .. بتروح البنك
تأخذ رقم وتسلمني لحد ما يتادي رقمك وتروح ترفع الشيك
بتديه رقم حسابك وتديه فلوس للبايع أو بتسحب فلوس.

نفس الكلام ده بيحصل في ال CPU-Architecture

* Steps of Transaction

① **Arbitration** → Master Process التي بتتحكملي انها Master
بتحكم في ال Bus يعني يقول مين هي Read مين هي Write
It is only applicable to multi-master buses
→ يعني لو عندي Master واحد بين في ال Bus كله مني حاج
ال Arbitration في حاجة ... من نقل Arbitration بالدور أو بال Priority ...
وبكده أكون خدمت ال Arbitration وفخيت الشبكات بين ال Masters الأكثر
زي بالظبط ما بتادي في البنك ع رقم القيل وباقي القلاء بيستوا دورهم

② **Addressing** → Master بيت ال slave التي عايز يكلمه وهو
بيت ال Address بيت مزاد control signal ← enable info و ال slave
بيزدع ال request سواء read أو write

③ **Actual data transfer** → عليه نقل الداتا بين الماستر وال slave
في القيل في البنك هو ما بيدي للوظ فارقم حسابيه بيبدأ
عليه نقل الطوس

Subject

موضوع الدرس

Date

التاريخ

* initialization

* reset

* shut down

- * Broadcasting \Rightarrow talking to all devices like
- * Multicasting \Rightarrow Master talks to many slaves at a time.
- * Unicasting \Rightarrow talking with one particular device

لو جيب سؤال في الامتحان كم Phase ال Transaction
(2) \leftarrow Single Master
(3) \leftarrow Multi Master


Arbitration دي مرتبة ع تقدر ال Masters
* * * * *

Synchronization \leftarrow طريقة من الطرق عشان اتأكد وقت ما
مقرأ أو أكتب اللي موجود ع ال Bus ده Valid من garbage

- ① Synchronous
- ② Semi-Synchronous
- ③ Asynchronous

① Synchronous \leftarrow بيكون عندي reference clock ال Master وال
Slave تتغلب عليها "Perfectly" سواء (falling أو rising edge)
edge


ويبدأ قبل كل rising مثلا ان ال data stable قبلها بفترة
و stable بعدها بفترة \leftarrow عشان اتأكد انه قراها صح




أهم عيوب ال Synchronous ؟

* المشكلة بتظهر في أي إزاي تخلي كل ال components فال system الي عندي تستعمل ب CLK واحد ؟ ... مضطر اظبط ال CLK ع كل comp. أو جزء و اعل CLK division وده ممكن يسبب shift في ال CLK وبتكون متني

* مكان في ال Propagation time ... لما ابنت حاجة قريبة وحاجة بعيدة ع هاتوصل ال edges بتاعت ال CLK will not be aligned




② Semi-Synchro. ← هي طريقة بتسمح ال devices الي بتتكمم بسرعات مختلفة انما يتعامل ب CLK واحد عن طريق Ready أو Wait سيجال يعني لو ال slave اربطاهن ال Master لازم ال Master هيستمر الير من ال slave بأنه زكي Ready signal ← High



③ Asynchronous

مفاتيح CLK بين استبدلتها 2 Wires



Master يبينه slave عن طريق انه يخطي

request High

Address High

وليسيه high كما الى Device أو الى slave يردع الى Master

ويخطي الى Ack High

Acknowledgement

واتي الى Master يجيبه الرد فيشيل الى Add Low

لما يخطي الى request عنان فيستجيب الى request ويخطي الى slave ... فيستجيب الى request service باعته ويخطي الى

ويخطي الى request Low

الى slave فيقوم انه يخطي الى

data Low

Ack Low

Req


Ack

ADDR

DATA

* Asynchronous Protocols are gaining Popularity in on-chip communications as it does not suffer the constraints / delays imposed by the slowest signal


عشان في ال synch. ال clk على ما توصل لكل المكونات
ممكن توصل متأخرة ب 2 or 3 clk



ال Parallel أسرع من ال Serial بـ 2 أو 3 عيوب

① clk skew

same sourced clk signal may arrive the components at different times



② cross talks between Parallel lines

تربط mutual inductances وال mutual capacitances يأتي لتأخر ال info و يـ noise

③ distance & freq

كل ما زادت المسافة أو زاد ال freq ... ال cross talks يتزايد
كلما اتباعدت عن

$$f_{clk} = \frac{1}{T_{imax} + T_{skew}}$$

Propagation time
 T_{imax} مأخوذ رابطاً

For On-chip we can choose $\begin{cases} \text{serial} \\ \text{Parallel} \end{cases}$
For off-chip \longrightarrow use serial

Parallel Buses

ال Bus التي استخدمته في ركة ARM عندنا ال Bus

AMBA

Advanced Microcontroller Bus Architecture

is a feature-rich example of Parallel on-chip bus standard
it defines 2 Buses → AHB: High-Performance Bus
→ APB: slow bus

Hierarchical Bus ← وده اتجاه ال
(متسلسل هرمي)
ع حسب المراتب


في سلايب 27 :-

الاجه الوحيد التي ممكن تكون Master و slave في نفس الوقت ← ال Bridge

Slave in AHB
Master in APB

AHB: is Fast, Parallel, multi master, Pipelined bus with support for burst & split transactions
← ممكن عنده اضافة الجاه

multimaster → means 3 phases for transaction
Pipelining →



which means

throughput $\xrightarrow{\text{Now}}$ 1 transaction through 1 clk cycle
 $\xrightarrow{\text{before}}$ 1 " 1 " 3 " "