Lecture 03

Lecture contents:

- 1-Burst transaction
- 2-Split transaction
- 3-APB

"Slides 30:37"

المحاضرة اللي فاتت كنا اتكلمنا عن ال AMBA ودة بنشوفه كتير اوي في ال 8-bit microcontrollers ومكن يبقى واتكلمنا فيها عن ال AHB وال APB وقلنا ان ال APB دة بيبقى ابطأ بكتير من ال AHB، وممكن يبقى ابطأ منه ب 12 مرة او حتى 16 مرة

دلوقتي هنتكلم عن ال burst & split transactions .. ودول مش موجودين غير في ال AHB .. المحاضرة دي مهمة جداً والدكتور قال ان هيكون عليها load كبير في الميدترم

Burst Transaction:

Burst عامةً معناها مجموعة .. فمن اسمها كدة احنا بنستخدمها عشان نبعت حاجات كتير مع بعضها

لو فاكر المحاضرة اللي فاتت كنا بنقول ان ال transaction بيحصل على 3 phases اللي هم arbitration, addressing and data transmission

فاحنا في العادي قبل النهاردة كنا لو عايزين نبعت data من receiver ل sender كنا بنقول ان اول **1 block** فيحصل addressing وفي التالتة هنبعت arbitration . تاني clk هيحصل **of data**

فاحنا لو كنا عايزين نبعت على نفس ال receiver دة 100 blocks of data مثلاً .. كان هيحصل :

Arbitration – addressing – data – arbitration – addressing – data – arbitration - ... 100 block وهنفضل كدة لحد لما نبعت ال

في حين اننا ممكن نعمل burst transaction فهنبعت العدد اللي احنا عايزينه من ال words مع بعض وبكدة هنبقى زودنا ال efficiency وقللنا ال over head

Efficiency: نسبة الحاجات المهمة اللي بتحصل / الحاجات ال

Overhead: نسبة الحاجات المش مهمة اللي بتحصل / الحاجات ال

in data at a time فلو انا ببعت

ال arbitration هياخد 1 clk وال addressing هياخد 1 clk وال arbitration هتاخد 1 clk هتاخد 1 clk هتاخد 1 clk هتاخد 1 clk

ال data transmission هو اللي يهمنا، فلما نيجي نجيب ال data transmission هنقول:

Efficiency = (data transmission clock cycles) / total cycles = (1/3)

في حين ان ال overhead:

Overhead = (not important clk cycles) / total cycles = (2/3)

ومثلاً لو كنا عايزين نبعت word يبقى في الحالة دي هنعمل كمان 100 word ومثلاً لو كنا عايزين نبعت 100 word يبقى في الحالة دي هنعمل كمان وقت و power كبير addressing

بس تعالى نشوف لما نعمل كدة في ال burst transaction .. عايزين نبعت 100 words فهنبعت Just فهنبعت 100 words .. عايزين نبعت arbitration, 1 address


فكدة ال efficiency = 100 / 102 وطبعاً دي أحسن كتير

بس خلي بالك، بما اننا بنبعت arbitration و addressing مرة واحدة بس فمعنى كدة ان ال transaction .. transaction مش بيتعمل غير لو نفس ال master بيكلم slave واحد بس في ال ddresses .. وكمان ال addresses اللي الداتا بتتحط فيها جنب بعض (لأن زي ما هو واضح احنا مش بنحط 100 address واحد بس بيبقى هو اللي بيتحط فيه اول داتا وبعد كدة ال address بي increment و وطحد على حسب احنا عايزين ايه)


بس ثواني .. تفتكر ينفع نعمل burst transaction ب مثلاً؟؟

الإجابة لأ .. لأن دة هيهنج ال CPU .. لأن مافيش غير الماستر دة بس اللي بي access الميموري لوحده ومش سايب حد تاني يشتغل .. متخيل المشكلة؟؟

تعالى بقى نشوف ال signals بتاعت ال burst transaction عاملة ازاي وبتعمل ايه:



الرسمة دي في 32 slide ممكن تشوفها لو مش باينة هنا .. احنا دلوقتي هنركز على الجزء اللي تحت منها (الجزء اللي فوق دة تبع ال split transaction اللي احنا لسة ماتكلمناش عنه) .. واحنا هن assume ان single master, single slave دة



تعالى بقى نشوف كل signal من دول بتعمل ايه ..

HCLK:

ال H دي يعني High performance .. معنى كدة ان دي ال clock ... وال PCLK ... وال clock ... وال rclock ...

وال HCLK دي داخلة على كل ال devices المتوصلة مع ال AHB .. عشان كدة مش هتلاقي فيه trigger يعني بت active high (يعني بت slave) (يعني بت +ve edge) عند ال +ve edge)

وعادةً ال HCLK دي بتكون من MHZ وانت طالع

افرض بقى ان عندنا clock domains (يعني فيه devices شغالة بسرعة معينة على clk معينة و devices تانية شغالة على سرعة تانية) .. تفتكر هينفع ن handle حاجة زى كدة؟؟

.. اه هينفع، ودي ميزة في ال AMBA .. ان ال standard بتاع ال AMBA سامح لنا اننا نعمل standard .. ودة هيحصل عن clock لكل splitting لكل clock من اللي عندنا .. يعني ال AHB هيتقسم على buses 2 .. ودة هيحصل عن طريق bridge معين اسمه AHB 2 AHB HUB

والكلام دة طبعاً لو احتاجناه (يعني هو مش موجود طول الوقت وفي كل ديزاين)

HRESET:

نفس الكلام وبرضه هتلاقيها متوصلة مع كل ال devices بس هي active low .. فعشان نعمل reset .. فلل المدة دي signal ان المدة دي signal .. للسيستم كله بنخلي ال standard ان المدة دي signal المدة معينة (ال ممكن الوقت دة يتغير بتغيير الديزاين فالفيصل في الموضوع دة هيبقي موجود في الداتاشيت)

HADDR:

دة بيبقى 32 signals وبيعبر عن ال address اللي الماستر عايز يبعت فيه الداتا .. هنلاحظ ان فيه جزء من ال signal بيدخل على decoder وجزء تاني تحت اسمه low part .. ليه دة حصل؟؟

اللي حصل دة عشان نقسم ال address، احنا عارفين طبعاً ان ال address دة عبارة عن address اللي حصل دة عشان نقسم ال bits (بيختلف من ديزاين للتاني) وندخله على ال offset عشان ي active device معين من اللي عايزين نكلمهم .. و هو دة ال

طيب ال segment اللي ال address بيشاور عليه دة بيعرف منين انه بقي activated ؟؟

عن طريق ال HSEL اللي خارجة من ال

.. تمام احنا كدة خلاص عرفنا مين ال device اللي هيكلم الماستر .. عايزين بقى نعرف ال address او offset الله register الله احنا عايزين نتكلم معاه جوة ال device دة .. هو دة بقى ال low part او ال

.. خلي بالك برضه ميزة تانية في ال AMBA ان ال arbiter يقدر هو كمان يشوف ال address .. طب ودة فايدته ايه؟؟!

فايدته انه بيشوف ال desired device دة مين (عن طريق ال address) وعلى أساسه ممكن يدي priority على أساس ال priority على أساس ال address

HSIZE:

دة بيحدد ال <u>Number of bits per word</u> وبيبقى signals .. وفي كل مرة ال master بيكلم فيها ال slave ال data size ال ال slave الرجة من الماستر لل slave العنوب slave العنوب الماستر الل العنوب الع

HBURST:

فاكر ال HSIZE لما قلنا انه بيحدد ال HSIZE أما

احنا محتاجين كمان نحدد لل slave احنا هنبعت له كام word بالظبط .. صح؟؟

فاللي بيحدد الكلام دة هو ال HBURST .. بيقولي انا هبعت كام data .. ودة له slave .. ودة له values .. ودة له slave (1 word – 4 words – 8 words – 16 words – undefined) كله واضح ماعدا ال undefined .. ودة بيعبر عن ال idle transaction اللي هنتكلم عنه حالاً

HBURST: words per burst

HSIZE: bits per word

HTRANS:

دي بتحدد لل slave نوع ال transaction وبما ان دي bits وبما ان دي slave فاحنا عندنا

1- Idle transaction:

دة باختصار بيبقى transaction without data .. بعمل arbitration وببعت address لل address الله arbitration .. ودة بنعمل slave وهو يبعتلي device الله HREADY, HRESP .. ودة بنعمله عشان ن available الله available بنكلمه دة

2- Busy transaction:

فاكر ال semi-synchronous mode بتاع المحاضرة اللي فاتت؟؟ لما قلنا ان فيه semi-synchronous mode بتاع المحاضرة اللي فاتت

كنا بنقول ان ال slave بيقول من خلالهم للماستر يهدى عليه شوية

ال busy transacrion دة بقى الماستر فيه هو اللي بيقول لل slave بالراحة عليا ..! بس ثواني .. ازاي الماستر بيقول كدة برغم ان دايماً الماستر هو الأسرع من ال slave ؟! أه الماستر هو الأسرع، بس تخيل مثلاً في ال burst transaction الماستر بيجيله الداتا بسرعة كبيرة اوي .. هو طبعاً قادر ياخدهم، بس ساعات بيبقى عايز يعمل process عليهم (ينقلهم لمكان معين مثلاً او أي حاجة) ودي بتاخد وقت طبعاً، فلما يحس انه مش لاحق يعمل processing لل busy transaction اللي داخلة عليه بيبعت ال busy transaction

3- Non sequential transaction:

دة بيبقى transaction مش بيبقى part من حاجة قبلها (يعني مش بيبقى معتمد على حاجة قبله) .. زي مثلاً اول word بتتبعت من ال burst .. دي بيبقى مالهاش أي علاقة بالداتا اللي كانت بتتبعت قبل كدة

4- Sequential transaction:

دة بيبقي transaction معتمد على حاجة قبله .. زي باقي ال words في ال

HWRITE:

دة من اسمه بيتحكم في ال data direction .. لو ب 0 يبقى الماستر هي read ولو ب 1 يبقى الماستر هي write

HPROT:

دي بتحدد ال properties بتاعت ال transaction او ال properties ... الماستر بيبعت لل slave من خلالها شوية characteristics مش هندخل في تفاصيلها


HWDATA, HRDATA:

دول هم ال data bus .. بس فيه سؤال وجيه .. هم ليه separate buses برغم اني كدة كدة في أي حال من الأحوال مش هينفع غير اني يا إما اقرا يا إما اكتب على ال bus في ال cycle ؟؟

الإجابة ياسيدي إن دة له علاقة بال pipeline ..!

إفرض مثلاً إن فيه 2 slaves بيكلموا نفس ال master في ال pipeline .. واحد منهم بيكتب للماستر

فهيبقى دة ال pipeline (مثلاً)



فالديزاين دة كدة بال 2 buses سمحوا لي إن ال read & write يحصلوا ورا بعض على طول .. على عكس ال bus الواحد اللي كان لازم يعمل delay بين ال


HRESP:

دة احنا شرحنا فايدته فوق في ال idle transaction وقلنا انه بيشوف لو فيه error معين حصل .. ودة طبعاً بيبقى من ال slave للماستر

HREADY:

دة يا كوتش بتاع المحاضرة اللي فاتت (semi synchronous)

كدة احنا خلصنا .. تعالى بقى نرجع ل 31 slide اللي الدكتور قال هجيب سؤال زيها بالظبط في الميدترم



لو بصيت عند T_1 هتلاقي لسة مافيش useful information تخلي ال transaction يبدأ عندها T_2 فهيبدأ من اول T_2

بص كدة على HTRANS ... في الأول هنالقي non sequential وبعد كدة شوية sequential ... دة مش بيبين لك حاجة؟؟

بيبين لك ان بنسبة كبيرة اوي ال transaction دة هيبقى

بص بقى على ال HBURST هتلاقي ان ال signal بتقول لل slave انه burst (inc4).. فكدة خلاص يامعلم دة اكيد burst

بص كدة على ال HADDR .. هتلاقي فيه غلطة: مكتوب 4 addresses مع ان في ال burst احنا اتفقنا اننا بنكتب decrement بس وبعد كدة هو بي increment او ي decrement على حسب احنا عايزينه يعمل ايه

بس الدكتور بيقول اننا في الامتحان هنعمل زي ما هو موجود في ال slides برغم ان دة غلط ومش بيحصل في الحقيقة .. وخلي بالك هنا ال address بيحصل في الحقيقة .. وخلي بالك هنا ال

لو قلت انه عشان ال HBURST كان 4 bytes يبقى انت اتلخبطت .. لأن ال HBURST كان address incremental دة بيبقى على أساس ال HSIZE اللي بالصدفة كان في الديزاين دة words 4 وعشان كدة ال HBURST بيزيد ب 4 (مش عشان ال HBURST)

بص بقى على ال HWDATA .. المفروض انها هنروح لل slave في T_3 .. بس ال بص على ال signals .. بس ال بص على ال not ready هناك يأخر كل ال HREADY وقتها .. فالماستر هيضطر يأخر كل ال ready دي لحد لما ال slave ودة اللي حصل هنا بعد slave ودة اللي حصل الله عصل عنا بعد الما ال

عشان ال master ي write لل slave في T₄ مش T₃ ...

و لاحظ برضه ان الماستر مجهز ال write data من بدري .. على عكس ال read لأن في ال read ال read ال slave بيتأخر في ال response عن ال master عشان كدة اول ما ال slave يبعث على طول الماستر بيقر ا

.. خلي بالك كويس ان ال read & write مستحيل يخلصوا مع بعض زي ما هو مرسوم في ال slide المع بعض زي ما هو مرسوم في ال read & write .. بس هو هنا الدكتور بيقول انه معتبر اننا فاهمين كدة فحط الاتنين مع بعض على أساس انهم 2 examples يعنى مش 1 example

كدة احنا خلصنا ال Burst transaction

Split Transaction:

تخيل ان فيه peripheral بطئ ماسك ال bus دلوقتي بس لسة بيعمل processing على الداتا اللي معاه قبل ما يطلعها على ال bus .. فهو دلوقتي مش محتاج ال bus في حاجة فبيعمل bus .. فهو دلوقتي مش محتاج ال arbiter يشوف لو فيه ماستر تاني كان مستني وعايز يمسك ال bus لحد لما الماستر الأولاني يخلص ويبقى جاهز انه يمسك ال bus .. ساعتها الماستر التاني هيوقف شغله ويرجّع ال bus للماستر الأولاني لحد لما يخلص شغله خالص وبعدين التاني يكمل اللي هو وقف عنده

هو دة ال split transaction باختصار

تعالى بقى نشوف ايه اللي بيحصل بالترتيب:

1-الماستر بي initiate ال communication وبيبدأ يعمل ال transaction

2-لو ال slave اللي الماستر بيكلمه مش جاهز انه يطلع الداتا على ال bus .. ساعتها بيحصل prequest issue وال slave بيفضل فاكر مين الماستر اللي كان ماسك ال

arbiter ال عايزين يسمكوا ال عايزين يسمكوا ال arbiter بيشوف باقي الماسترز اللي عايزين يسمكوا ال


4-بعد كدة لما ال slave اللي ماكانش جاهز دة يبقى جاهز بيبعت HSPLIT لل arbiter عشان يقول انه جاهز ان الماستر الأولاني يرجع يمسك ال bus

"شرح ال 5 خطوات دول انا مش متأكد منه فلو حد لقى فيه حاجة غلط يقول" .. ودة شرح ال slides :

Stages of Split Transaction

- Master initiates transaction as usual.
- If the slave is not ready, it asserts split and remembers the active master (provided by arbiter to anyone interested).
- The arbiter grants the bus to other masters.
- Slave asserts HSPLIT line to the arbiter, telling which master can resume.
- Arbiter restores bus grant to interrupted master.

نرجع بقى ل slide 32 نشوف الجزء اللي فوق اللي احنا سيبناه



احنا شرحنا ال HSPLIT وقلنا ان ال slave بيبعته لل arbiter .. لو ب 0 يبقى ال HSPLIT بيقول لل arbiter يعمل split لأنه مش جاهز لسة ، وأول ما تبقى ب 1 يبقى كدة ال split خلاص جاهز عشان يرجع ال bus للماستر الأولاني

HLOCK:

دي ال master بيبعتها لل arbiter عشان يقوله ان ال transaction اللي شغال دة ماينفعش يتقطع ولازم يكمل للآخر مهما حصل (ال split ممنوع)

HGRANT:

دي arbiter ال signal هو اللي بيبعتها للماستر عشان يقوله ان خلاص ال Bus رجعله تاني

HBUSREQ:

دي signal بتخرج من كل master عايز يمسك ال bus عشان ال arbiter يبقى عارف مين اللي داخل ال arbiter بتخرج من كل arbiter على أساس ال priority

HMASTER:

دي signal بتخرج من ال arbiter على كل ال interested components عشان تقولهم ال ID بتاع الماستر اللي الدور جي عليه في ال bus

HMASTLOCK:

لو حد عارفها يقول ياجماعة D:

بس يعني تقريبا كدة والله اعلم هي بتقول لكل ال interested components ان الماستر اللي شغال دلوقتي دة locked ولا لأ .. الكلام دة فتى فلو غلط حد يقول

APB:

دة single master بس

وهنا ال data size دايماً 8 bits .. مش زي ال AHB اللي كان فيه سماحية كبيرة لل data size وهنا ال HUB هو ال HUB هو ال

ال read&write في 37 & slides هنالقيهم زي بعض تقريبا و هنالحظ ان هنا عدد الأسلاك أقل من ال AHB لأن دة ابسط وأبطأ

وال PSEL دي بتخرج من الماستر عشان تعرّف ال desired slave انه هو اللي هيتكلم وال PENABLE دي بتاعت ال master وطول ما هي بصفر يبقى الماستر لا هي write

وهنلاحظ ان ال address وال write data اتكتبوا مع بعض في نفس الوقت تقريبا في حين ان في ال address كانت متأخرة عن ال address