lec 2

Bus is a shared resource
* Control signals ← بيتبعت ع الـ Bus الـ 3 حاجات
* Data ←
* Address ←

وحده العمليـــات اللي بتحصل ع الـ Bus اسمها Transaction
يعني وحده كامله من اي حاجه بتحصل ع الـ Bus.

Transaction .. الكلمه دي بنسمعها في البنوك .. بتروح البنك تاخد رقم وتستنى لحد ما ينادي رقمك وتروح تدفع الشيـــك بتديه رقم حسابك وتديه فلوس للايداع او بتسحب فلوس.

نفس الكلام هو بيحصل في الـ CPU-Architecture
* ⟨Steps⟩ ⟨of⟩ ⟨Transaction⟩

① Arbitration → هي الـ Process اللي بتتحكمي انهي Master بيتحكم في الـ Bus يعني يقول مين هي Read ومين هي Write
→ It is only applicable to multi-master buses
↳ يعني لو عندي Master واحد بس في الـ Bus كله من غير محتاج
الـ Arbitration ... في حاجه ممكن نعمل Arbitration بالدور او بالـ Priority...
وبكده اكون خلصت الـ Arbitration وفضيت الاشتباك بين الـ Masters الكتيـر زي بالظبط ما بنادي في البنك ع رقم التليل وباقي الكلاء بيستنوا دورهم

② Addressing → الـ Master بيبعت الـ slave اللي عايز يكلمه وهو بيبعت الـ Address مع ما بيبعت control signal for enable info و الـ slave بيرد ع الـ request سواء read او write

③ Actual data transfer → عملية نقل الداتا بين الماستر والـ slave لتي العمل في البنك هو ما بيدي الموظف رقم حسابه بيبدأ علية نقل الفلوس

* Broadcasting ⟹ talking to all devices like * initialization * reset * shut down
* Multy casting ⟹ Master talks to many slaves at a time.
* Uni casting ⟹ talking with one Particular device

كم الـ Phase Transaction ⟹ لو جه سؤال في الامتحان

(2) ⟵ single Master ⟵ ⟵ اجابه العربي نوع حسب

(3) ⟵ MultyMaster ⟵

* حيث ان الـ Arbitration دي متربيه ع تعدد الـ Masters

* * * * *

Synchronization ⟵ طريقة من الطرق عشان اتأكد وقت ما

اقرأ او أكتب اللي موجود ع الـ Bus ده Valid من غير garbage

① Synchronous
② Semi - Synchronous ⟵ في ٣ طرق
③ Asynchronous ⟵

① Synchronous ⟵ بيكون عندي reference clock الـ Master و الـ
Slave شتغالت عليها "Perfectly" سواء (rising او falling)
edge   edge

** وبتأكد قبل كل طلعه الـ rising مثلن ان الداتا قبلها stable بفترة
و stable بعدها بفترة ⟵ عشان اتأكد إنه قراها صح

CLK

stable stable   stable stable
ADDR

stable ⟵ قبل بشويه
rising الـ

* all info. is read only on the clk edge

اننا عيوب الـ ؟؟ Synchronous

* المشكلة بتظهر في اني ازاي اخلي كل الـ components والـ system اللي عندي تشتغل بـ CLK واحده؟ .. مضطر اظبط الـ CLK ع كل Comp. او جزء واعمل CLK division وده ممكن يسبب shift في الـ CLK وبسوط من

* كمان في الـ Propagation time .. لما ابعت لحاجه قريب وحاجه بعيده ع هاتتوصل الـ edges بتاعتا الـ CLK will not be alligned

CLK   سلك قصير

سلك طويل

↳ Not alligned edges

*   *   *

② Semi - Synchro. ← هي طريقة بتسمح للـ devices بتتحكم بسرعات مختلفة انها تتعامل بـ CLK واحده عن طريق Ready أو Wait سجلات يعني لو الـ slave ابطأ من الـ Master لازم الـ Master هيستنى الـ من الـ slave بانه يحكي الـ Ready ← High

signal

CLK

فكأني هنا قسمت الـ CLK ع 2 cycle

Ready

③ Asynchronous → مفيش CLK بس استبدلوا بـ 2 wires

Ack. ↓   request ↓

⌐→ control wires

* الـ Master هيبعت الـ slave عن طريق الـ ريخاي

High ← request

High ← ADDress

وليسيبهم high لحد ما الـ Device أو الـ slave يرد على الـ Master

فيخلي الـ Ack → High

⌐→ Acknowledgement

وأول ما الـ Master يجيله الرد هيشيل الـ

Add → Low

لس من هينزل الـ request عشان مبستنى حد تاني يعمل request وياخد

الـ slave منه ... هيستنى لحد ما يخلص الـ service بتاعته وينقل الداتا

وبعدين يخلي الـ slave ميفهم أنه خلص وهيخلي الـ

request → Low

data → Low

Ack → Low

ReQ

AcK

ADDR

DATA

* Asynchronous Protocols are gaining Popularity in on-chip communications as it does not suffer the constraints/delays imposed by the slowest signal components الكل متوافق على الـ CLK الـ synch. الـ في مشكلة ←

ممكن نوصل متأخرين، 2 or 3 → clks

multiple wires ← * * * * → single wire

[Parallel & Serial Bus]

الـ Parallel أسرع من الـ Serial بس ليه عيوب

① clk skew

Same sourced clk signal may arrive the components at different times

_____ | $t + \tau_1$ → ممكن أحد الـ clk نفس معطى
=== | $t + \tau_2$ مع أحد غلطة
_____ | $t + \tau_3$
_____ | $t + \tau_4$
                 └→ different timing

② cross talks between Parallel lines

نتيجة الـ mutual inductances و الـ mutual capacitances بيأذي للتداخل

الـ info و بيحصل noise

③ distance & freq

كل ما زادت المسافة أو زاد الـ freq ... الـ cross talks بتزيد

فالداتا بتوصل غلط

$$f_{clk} = \frac{1}{T_{pmax} + T_{skew}}$$

Propagation time

T_D بناخد أطول ع خط

for On-chip we can choose ⌡→ serial / Parallel

for off-chip ——→ use serial

Parallel Buses

الـ Bus الي استخدمته شركة ARM عند الـ الـ AMBA Bus

AMBA

↳ **Advanced Microcontroller Bus Architecture**
  → is a feature-rich example of parallel on-chip bus standard
  → it defines 2 Buses → AHB : High-Performance Bus
                        ↳ APB : slow bus

حيوي الاتجاه الـ **Hierarchical Bus** (متسلسل هرمي)
ع حسب السرعات

في سلايد 27 :-
الحاجة الوحيده الي ممكن تكون Master و slave في نفس
الوقت ← الـ Bridge

  slave in AHB ←──┘
  Master in APB ←──┘

AHB : is fast , parallel , multi master , pipelined bus
with support for **burst** & **split** transactions
← مشتاق تقوم باحضار الاكثر من اكثر من ارة

multi master → means 3 phases for transaction
Pipelining ───▶

① [Arbitration] [Addressing] [Data transfer]
②   [Arbitration] [Addressing]   [Datatrans]
③   [Arbitration]   [Addressing]

which means
  throughput Now → 1 transaction through 1 clk cycle
             before → 1 //   4 3 // //