

Lecture 2

Lecture contents:

-Transactions

-Synchronization protocols

-parallel vs serial communications

المحاضرة اللي فاتت اتكلمنا عن ال buses وقلنا ان ال bus ده هو الحاجة اللي بتوصل بين ال transmitter وال receiver

A bus is a shared connection between transmitter & receiver

وقلنا ان ال information اللي ال bus ببيكون شايلها بتبقى دائماً حاجة من 3 :

-data

-address

-control signals

النهاردة بقي هنشوف ازاى ال information دي بتتنقل من على ال bus .. تعالى ناخذ مثال الأول في حياتنا

لو احنا رايعين بنك وعايزين نسحب منه فلوس .. اول حاجة بنعملها اننا بندخل البنك، نستنى دورنا ، اول لما دورنا ييجي بنبدأ نقول للبنك **احنا عايزين نسحب من أنهي حساب بالظبط** فينديله رقم الحساب .. بعد كده بنبدأ **نسحب الفلوس**

اللي بيحصل في البنك ده بالظبط هو اللي بيحصل جوة البروسيسور .. ساعات ببيكون فيه كذا ماستر عايز يتحكم في ال bus، فبدل ما يتخانقوا مع بعض على مين اللي هياخد ال bus الأول بيحصل حاجة اسمها arbitration بتقول مين اللي هيمسك ال bus ده، واللي بيحدد مين اللي هيمسك ال bus هو ال arbiter .. والتحديد ببيكون على أساس معين وغالباً بيبقى على أساس ال priority

يعني لو ال cpu عايز ي access ال bus في نفس الوقت اللي ال LCD عايزة فيه ال bus ساعتها ال arbiter بيدي ال permission لل cpu الأول

**** وزي ما قلنا ال arbitration دة مش بيحصل غير لو فيه كذا master على نفس ال bus .. انما لو مافيش غير ماستر واحد بس يبقى ال arbitration مالوش لازمة لأن الماستر مش هيلاقى حد يتخانق معاه**

بعد ما ال arbitration بيحصل الماستر بيبدأ بيعت ال address بتاع ال slave اللي عايز يكلمه على ال bus .. وممكن الماستر يكلم slave واحد بس في المرة الواحدة ودة اسمه Uni-casting وممكن يكلم كذا slave في نفس الوقت ودة اسمه multi-casting وممكن يكلم كل ال slaves اللي على ال bus وساعتها يبقى اسمه broadcasting

بعد كدة بقى بيحصل ال actual data transfer .. اللي هو سحب او إيداع الفلوس في البنك

فعشان نلخص الكلام اللي فات دة:

Transaction is done in 3 phases in the case of multi masters on bus:

- 1- Arbitration
- 2- Addressing
- 3- Actual data transfer

And is done in just 2 phases in the case of single master:

- 1- Addressing
- 2- Actual data transfer

نيجي بقى نتكلم في حاجة تانية .. دلوقتي ال information بتتبعث على ال bus، بس ساعات مش بتبقى stable وغالبا بتبقى garbage فمالهاش لازمة .. فاحنا عايزين protocol يخلي ال information دي stable في الوقت اللي انا عايز اقراها فيه

هو دة اللي اسمه synchronization .. بن synchronize ال transmitter وال receiver مع بعض عشان لما ال receiver ييجي يقرأ من ال transmitter يعرف يقرأ ال stable information اللي هو محتاجها

ففيه 3 أنواع من ال synchronization :


- 1- Synchronous
- 2- Semi-synchronous
- 3- Asynchronous

Synchronous:

الماستر وال slave بيتفقوا انهم هيشغلوا ب clock معينة بحيث انها تقولي ان ال info عند حنة معينة في ال clock دي stable :

Synchronous Protocols

- There is a clock signal, which informs that all the data is stable, and can be read safely
- As vast majority of logic circuits is synchronous, the idea of extending it to the buses seems natural



في الديزاين اللي فوق دة هنلاقي ان عند كل +ve edge لل clk ال address, data, control كلهم stable فال receiver يقدر يقرأهم

بس خلي بالك ماينفعش ال rec. يقرأ ال 3 مع بعض .. لازم يقرأ الداتا بعد ما يقرأ ال address، ويمكن يقرأ ال address وال control مع بعض في نفس ال clock cycle

بس ماينفعش يقرأ الداتا مع ال address والكونترول في نفس ال clk cycle .. اصل ساعتها هو لسة مش هيبقى عارف الداتا دي هتتخط فين .. فهو لو قرا الداتا في نفس الوقت اللي بيأخذ فيه ال add. & control هيحط الداتا دي فين؟؟!

فهنا الداتا هتتخط على ال bus في ال 2nd clock cycle مش في ال 1st


- في الديزاين دة هو اشتغل على ال +ve edge .. بس في ديزاين تاني انا ممكن اشتغل على ال -ve edge .. بس ساعتها لازم اعمل حسابي ان قبل ال -ve edge وعندها وبعدها تبقى ال information is stable

Challenge: how to synchronize different devices operating at different frequencies?

عشان نشوف المشكلة دي تعالى نفكر لو عملنا clock division وكل component ياخذ ال frequency اللي هو محتاجها .. بس ال division دة اكيد مش ideal فيهحصل shifting لل clock بمقدار معين .. ودة اسمه clock skew

طيب افرض احنا جامدين زحلقة وعرفنا (بطريقة ما) اننا نظبط ال frequencies بتاعت كل ال components اللي معانا بحيث انهم كلهم يشتغلوا بنفس ال clock من غير division .. هل ساعتها هنبقى حلينا المشكلة؟؟

الإجابة لأ .. بص كدة على الديزاين دة:




ال clk متوصلة مع device 1 & device 2 .. واحنا عارفين ان فيه حاجة اسمها propagation delay بتحصل و دي بتساوي المسافة اللي ال information ماشية فيها جوة ال medium على سرعتها في ال medium دة

$$T = d/s$$

فاكيد سرعة ال clk عند device 1 اكبر منها عند device 2 لأن device 1 اقرب لل clk من device 2 فبرضه يحصل skew

فمن الآخر لازم يحصل clock skew وساعات بيبقى ال skew كبير فيبقى ال delay ممكن ياخذ 3 clock cycles مثلاً . وطبعاً دي مشكلة




فيعني من الآخر صعب اوي اظبط ال synchronization بتاع كل ال components اللي عندي ب clock واحدة .. فحل المشكلة دي ببيجي في ال semi-synchronous

Semi-synchronous:

هو نفس ال concept ال synchronous بالظبط بس الزيادة عنه ان ممكن كذا slave بسرعات مختلفة يتكلموا مع الماستر بنفس ال clock .. ولو ال slave بطئ بيقرر يقول للماستر يهدى عليه شوية عن طريق signal اسمها ready او wait .. ف طول ما ال slave رافع ال ready بيبقى هو شغال مع الماستر .. اول ما ينزل السيگنال دي الماستر هيعرف ان ال slave مش عايز أي info دلوقت ف هيسنتي لحد لما ال slave يرفع ال ready تاني عشان يكمل

Semi-synchronous Protocols

- There is a clocking signal synchronously to which a request from master occur.
- The response from slave is indicated on dedicated line (i.e. READY or WAIT), whose value is sampled by the clock signal.



Asynchronous:

هنا مافيش clock .. فالماستر وال slave بيتفقوا مع بعض على طريقة تانية غير ال clk يفهموا بيها بعض، والطريقة دي بتختلف على حسب ال protocol

في ال example اللي جي دة المفروض الماستر هو اللي هيقرأ من ال slave


فالماستر هيبيع request انه يتكلم وهيبيع معاه ال address اللي عايز يكلمه وهيستنى لحد لما ال slave اللي الماستر عايز يكلمه يشوف ال address بتاعه .. لما هيشفه هيبيع للماستر ويقول تمام .. تمام دي اللي هي ال Acknowledge فهيرفع ال ack signal .. وهيبيع الداتا

اول لما الماستر يشوف ال ack هيبدأ يقرأ الداتا لحد لما يقراها كلها .. دلوقتي عايز يقول لل slave انه خلاص قراها .. فهيمنزل ال request

ال slave لما يشوف كدة هيقيم هو كمان منزل ال ack وشكراً

Asynchronous Protocols

- There is no implicit time constraints – the asynchronous events are issued both by master and slave.



Is gaining popularity in on-chip communications as it does not suffer the constraints/delays imposed by the slowest signal.


دلوقتي بقى لو كان الماستر هو اللي بيكتب كان ايه الفرق اللي هيحصل؟؟
لو كان بعث الداتا بعد ال ack كدة يبقى هو كدة بيتأخر .. فهيبعت الداتا بعد ال request .. بس still ال slave مش هيقرأ الداتا دي غير بعد لما يقرأ ال address

فكدة بالنسبة لل components اللي كان بيحصل لها clock skew في ال synchronous ممكن دلوقتي تشتغل asynchronous .. بس لسة مشكلة ال wiring في ال asynch.

تعالى بقى نتكلم شوية عن ال serial & parallel buses

[Serial and parallel buses:](#)

البداية كانت بال parallel bus .. اللي هو السلك التخزين اللي فيه اسلاك كثير اوي دة زي السلك بتاع الشاشة اللي في الكمبيوتر .. فالداتا بتتبع على كل الاسلاك اللي جوة دي in parallel وفي نفس الوقت



وفيه برضه ال serial bus اللي زي ال usb اللي لما نقطعه هنلاقي فيه سلكة واحدة بس للداتا، لأن الداتا بتمشي ورا بعضها على نفس السلكة



في ال serial bus ال processor بيحتاج shift register عشان يقدر ياخذ bit ورا bit .. بس ال parallel مش محتاج لأن كل الداتا اللي بتتخط في ال registers بتجيله مرة واحدة وبرضه ميزة ال ال parallel عن ال serial هي ان ال parallel اسرع من ال serial .. ودة منطقي لأن احنا قلنا ان في ال parallel الداتا كلها بتتبع مع بعضها في نفس الوقت (في نفس ال clock cycle) على عكس ال serial اللي الداتا بتتبع فيه ورا بعضها فعشان ننقل 1 bit محتاجين 1 clock cycle

فلو قلنا اننا عايزين ننقل 8-bit data فاحنا في ال parallel محتاجين 1 clock cycle بس في ال serial محتاجين 8 clock cycles

بس الكلام دة لو كنا شغالين ب frequency مش كبيرة .. فلو ال frequency كبرت هيحصل skew .. ودة ببيجي بسبب ال wiring اللي اكيد مش هتكون كل الاسلاك perfectly matched فال propagation delay هيتأخر من pin للتانية

وهناقي ان بسبب ال mutual capacitances & inductances اللي بيزيد تأثيرها عند ال high frequencies يحصل interference بين الداتا اللي في الأسلاك واللي اكيد هيعمل noise وده بيبقى اسمه cross talk وبيبقى سبب كبير في ان ال throughput يقل

كمان بما اننا بنشتغل بأسلاك فأكد الطول هيبقى parameter مهم معانا فهنحتاج نقصر طول السلك على اد مانقدر

فمن الآخر احنا بنبيجي عند ال high frequencies ولما نيجي نقارن ال throughput بين ال serial & parallel عند ال frequency دي هنلاقي ان ال serial بقت هي الأسرع من ال parallel بسبب كل الكلام اللي فات ده .. ودي ال equation اللي بت ال limit frequency اللي المفروض نشتغل بيها

$$f_{CLK} = \frac{1}{T_{DMAX} + T_{SKEW}}$$

هنلاقي ان ال parameters بتاعتنا هي الوقت بتاع ابطأ signal بتمشي في السلك وال skew time

.. فمن الآخر بقي، الأحسن اننا نستخدم ال parallel في ال low frequencies ولو المسافة بين ال components صغيرة

ونستخدم ال serial في ال high frequencies ولو المسافة بين ال components كبيرة .. عشان كده بنلاقي ان اغلب ال on-chip busses بتكون parallel بس ال off-chip buses بتكون serial

	Parallel	Serial
Distance	Short	Long
Frequency	Low	High

- So, the parallel buses are option of choice for on-chip buses, while in off-chip communication one often resorts to serial protocols.

هنتكلم بقي اكثر دلوقتي والمحاضرة الجاية عن ال parallel buses ..

Parallel busses:

فيه نوع مشهور جداً لل parallel busses بتعمله شركة ARM اسمه AMBA

Advanced

Microcontroller

Bus


Architecture

ال bus دة هو ال on chip bus اللي بيوصل ال information اللي بتحصل بين ال peripherals المختلفة اللي جوة ال ARM core μ C's
احنا هنتعرض لشكلين بس في ال AMBA في الكورس دة :

- **AHB** – which stands for ARM High-performance Bus – it links fast peripherals providing high clocking frequency and large throughput. Has very complex hardware and is expensive to implement.
- **APB** – slow bus, very simple in comparison, cheap to implement in hardware

ودة شكل ل architecture فيه ال AHB & APB

AMBA Architecture



The bridge functions as slave to the AHB and is only master of APB bus. It adapts relatively slow APB bus (can be 16x slower) to high speed AHB, dealing with timing, split transactions and packing and unpacking the bytes of AHB word.

هنا لاحظ ان ال AHB عليه multi masters بس ال APB مش عليه غير single master بس ودة بيوضح ال complexity بتاعت ال AHB .. وبرضه هنلاقي ان ال bridge بيقدر يكلم AHB & APB وبالتالي بيقدري adapt نفسه على سرعة كل واحد فيهم

.. الدكتور قال ان السلايد الجاية دي مهمة جداً برغم ان مافيه اش غير جملة واحدة فيعني خذوا حذرکم

O.o

AHB

- AHB is fast, parallel, multi-master, pipelined bus with support for burst and split transactions.

Split transaction دي بتحصل في حالة زي مثلاً فيه حاجة واخدة high priority فهي اللي بتكونترول ال bus دلوقتي، بس هي بتعمل حاجة وقتها كبير ومعطلة باقي ال components .. فال high priority component دي بتقول خلاص انا هدي ال bus لحد ثاني محتاجه .. فبتقسّم او بت split ال transaction بتاعها على كذا مرحلة.

وال burst transaction ده هنتكلم فيه المحاضرة الجاية ان شاء الله

وال pipelining بقى بتاع دكتور عمر نصر .. في اول clk cycle هيتعمل arbitration و T_1 هتكسب .. ففي ال cycle اللي بعدها هيبدأ ال addressing بتاع T_1 وفي نفس الوقت هيبدأ ال arbitration اللي T_2 هتكسب فيه وهكذا :

Pipelining

- Pipelined bus can perform each of three transaction phases simultaneously

