

Mohammad Hojeij

Ingénieur systèmes embarqués : C/C++, Python, IA

Marseille 13009 Tél : 07 58 10 80 35
Email : mhmdhjeij9@gmail.com
https://www.linkedin.com/in/mohammad-hojeij-31360a229/

Profil

Jeune ingénieur diplômé de Polytech Paris-Saclay (électronique et informatique pour l'embarqué, double diplôme avec le Master Électrique et Télécommunication). J'ai développé en **C, C++ et Python** sur des cibles **temps réel** (FreeRTOS, STM32, Nios II/FPGA), intégré des cartes par **bus CAN, SPI, I2C**, et déployé des modèles d'**IA** (vision, GAN) avec **tests automatisés** et validation. Rigoureux et autonome, je recherche un premier poste d'ingénieur.

Compétences

- C, C++17, Python, Java, VHDL
- Embarqué : FreeRTOS, STM32, Nios II / FPGA
- Bus : CAN, SPI, I2C ; TCP/IP
- IA : GAN, YOLO, ONNX, TensorRT
- Tests, validation, non-régression
- Git / GitLab
- Rigueur, autonomie, esprit d'équipe
- Rédaction technique, rapports d'essais

Expérience

Aix-Marseille Université / IBDM-CNRS *Marseille*
Stage de fin d'études R&D : chaîne d'acquisition et IA *Mars 2026 à Sept. 2026*
- Automatisation en **Python** d'un microscope, architecture **client-serveur TCP/IP** avec station GPU, comparaison de 3 modèles GAN, **validation avec des experts**.

Polytech Paris-Saclay *Orsay*
Projet école : SoC Robot (Nios II / FPGA) *Déc. 2025 à Fév. 2026*
- **Intégration matériel/logiciel** et validation sur robot réel (moteurs, capteurs, mécanisme de sécurité) ; programmes de test en C.

Polytech Paris-Saclay *Orsay*
Mini-projet : Horloge multi-cartes sous FreeRTOS *Déc. 2025 à Jan. 2026*
- Intégration de cartes (Nios II, STM32) par **SPI, I2C et CAN** ; tâche temps réel validée par scénarios.

Polytech Paris-Saclay *Orsay*
Projet : Détection de pose humaine en temps réel *Oct. 2025 à Fév. 2026*
- Comparaison de **YOLOv11-Pose, MoveNet, OpenPose** ; déploiement **C++17** (ONNX, TensorRT) sur NVIDIA Jetson Orin.

Polytech Paris-Saclay *Orsay*
Tutorat à la Scolarité (3h/semaine) *Sept. 2025 à Actuel*
- Accompagnement des étudiants : **explication claire** de procédures, autonomie, sens du service.

Télécom Paris *Palaiseau*
Stagiaire 4A puis CDD (10h/semaine) *Juin 2025 à Fév. 2026*
- **Java/Xtend** sur OSATE-DIM (modélisation AADL) : 3 bugs corrigés, **tests automatisés**, Git/GitLab.

Formation

Polytech Paris-Saclay, Université Paris-Saclay *Orsay*
École d'ingénieurs : Électronique et Informatique pour l'Embarqué (double diplôme Master ELT)

Université Libanaise, Faculté de Génie III *Beyrouth*
Master 1 : Génie Électrique et Télécommunication

Langues

Français : courant • **Anglais** : courant (TOEIC 870/990)