

"بسمه تعالی"

گزارش میان ترم طراحی کامپیوتری سیستم های دیجیتال


محمد امین رشید

شماره دانشجویی: 810102454

استاد: دکتر مهدی مدرسی

تمامی بخش ها و طراحی ها بدون تغییر مانده است و کد های Verilog کاملا منطبق بر طراحی اولیه هستند.

Data Path:




8 LOD

این کار باید به شیوه زیر انجام شود. مکان پراستی برین 1 را به جای برانه پس اند

priority Encoder استفاده این تا مکان پراستی برین 1 را به جای برانه پس اند
 $a_7 \dots a_0$
 $00100011 \rightarrow 00100010$
data care

Priority Encoder




این کار باید به شیوه زیر انجام شود.
 one hit (0.12)
 Encoder
 با

00010110 (100) F (خوب) (100) (100)

این کار

8 G




این کار باید به شیوه زیر انجام شود. این کار باید به شیوه زیر انجام شود.
 new A: 01010000
 00010000

این کار باید به شیوه زیر انجام شود. این کار باید به شیوه زیر انجام شود.
 one hit (0.12)

01000000

این کار باید به شیوه زیر انجام شود. این کار باید به شیوه زیر انجام شود.
 new A: 01010000

Controller:






تنها موردی که باید ذکر شود این است که سیگنالی به اسم سیگنال reset خروجی کنترل گذاشته بودم و برای این که این سیگنال با ریست اصلی که در تست بنچ می‌دهیم ، قاطی نشود ، اسم آن را در کد به clear تغییر دادم و ریستی که به دیتاپس می‌دهیم or این دو سیگنال است.


تست و simulate :


بخشی از کد تست بنچ و مقادیر ورودی برای تست:

```
initial begin
    A0=8'd10;
    W0=8'd10;
    A1=8'd7;
    W1=8'd12;
    clk=0;
    rst = 1;
    start = 0;
    #12 rst = 0;
    start = 1;
    #12
    start = 0;
    #600
    A0=8'd19;
    W0=8'd25;
    A1=8'd68;
    W1=8'd25;
    start=1;
    #20
    start=0;
    #400
    A0=8'd53;
    W0=8'd97;
    A1=8'd37;
    W1=8'd69;
    start=1;
    #20
    start=0;
    #400
    A0=8'd112;
    W0=8'd97;
    A1=8'd98;
    W1=8'd69;
    start=1;
    #20
    start=0;
    #400
```









```
#20
start=0;
#400
A0=8'd127;
W0=8'd55;
A1=8'd63;
W1=8'd47;
start=1;
#20
start=0;
#400
A0=8'd0;
W0=8'd51;
A1=8'd64;
W1=8'd42;
start=1;
#20
start=0;
#400
```