

Mohammad Farrohi

810198451


h/pie



DLN

CA5

subject: paper design &
Teacher: Dr. Navabi report
Date:

Q1:








در ادامه به الگوریتم‌های Quartus ساخته‌است نمایش داده می‌شود. Q5:

Q7:

دلی می‌مداری که گزارش آن را ساخته و post-synthesize است بیشتر از دلی می‌مداری است که در کس pre-synthesize ساخته شده است. با توجه به نسبت پهنای نیمی output و مدار تقریباً 8250 ps است.







	Source State	Destination State	Condition
1	Check	Idls	(serIn)
2	Check	Check	(!serIn)
3	GetData	Idls	(serIn).(Counter_9bit:cnt_9bit)
4	GetData	Check	(!serIn).(Counter_9bit:cnt_9bit)
5	GetData	GetData	(!Counter_9bit:cnt_9bit)
6	GetInfo	GetData	(Counter_3bit:cnt_3bit)
7	GetInfo	GetInfo	(!Counter_3bit:cnt_3bit)
8	Idls	Idls	(serIn)
9	Idls	GetInfo	(!serIn)

Transitions / Encoding /