

معرفی درس

اصول سیستمهای کامپیوتری

جلسه دوم: جبر بول (Boolean Algebra)

- فهرست مطالب:
- عملوندهای جبر بول
 - توابع بول
- پیاده سازی یک تابع بول با دروازه های منطقی
 - دوگان یک تابع
 - جدول کارنو
 - حالات بدون تفاوت (Don't Care)

این جلسه مطابق با بخش ۱-۳ و ۱-۴ از کتاب مانو است



2



جبر بول

(Boolean Algebra) جبر بول

در جبر بول هر متغیر فقط دو مقدار درست (TRUE) یا غلط (FALSE) را دارد. مقدار درست را با یک و مقدار غلط را با صفر نشان می دهند

• عملگرهای اصلی جبر بول (Boolean Operators)

سه عملگر اصلی جبر بول عبارتند از:

AND

OR

NOT






AND

• عملگر "و" (AND)

خروجی تابع "و" مقدار درست دارد اگر هر دو عملوند آن درست باشند

Α	В	AB
0	0	0
0	1	0
1	0	0
1	1	1

شكل دروازه منطقى AND gate) شكل دروازه منطقى



دانشگاه سنعتی امیرکبیر

4




OR

• عملگر "یا" (OR)

خروجی تابع "یا" مقدار درست دارد اگر حداقل یکی از دو عملوند آن درست باشند

Α	В	A+B
0	0	0
0	1	1
1	0	1
1	1	1

(OR Gate) OR منطقی شکل دروازه منطقی








NOT

• عملگر " مكمل" (NOT)

خروجی تابع "مکمل" معکوس ورودی آن میباشد

Α	A'
0	1
1	0

شکل دروازه(منطقی NOT Gate NOT)



دانشگاه سنعتی امیرکبیر بلم تکنیک تهرن

6



(Boolean Function) تابع بول

• تابع بول

یک تابع بول با استفاده از متغیرها و عملگرهای منطقی و پرانتز نوشته میشود مثال:


$$F = x + y' z$$

تابع F برابر ۱ است اگر X مقدار ۱ داشته باشد یا y برابر صفر و z برابر یک باشد

نمایش تابع با جدول درستی

x	У	z	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1 1	1

نمایش تابع با دروازه های منطقی







اتحادهای اصلی جبر بول

$$(1) x + 0 = x$$

(3)
$$x + 1 = 1$$

$$(5) x + x = x$$

$$(7) x + x' = 1$$

$$(9) x + y = y + x$$

(11)
$$x + (y + z) = (x + y) + z$$
 (12) $x(yz) = (xy)z$

$$(13) x(y+z) = xy + xz$$

$$(15) (x + y)' = x'y'$$

$$(17) (x')' = x$$

(2)
$$x \cdot 0 = 0$$

$$(4) x \cdot 1 = x$$

(6)
$$x \cdot x = x$$

(8)
$$x \cdot x' = 0$$

$$(10) xy = yx$$

$$(12) x(yz) = (xy)z$$

$$(14) x + yz = (x + y)(x + z)$$

$$(16) (xy)' = x' + y'$$





دوگان یک تابع (Duality)

اگر در یک تابع تمام AND ها به OR

تمام OR ها به

تمام یک ها به صفر

و تمام صفر ها به یک

تبدیل شوند، دوگان آن تابع به دست می آید

اگریک تابع درست باشد، دوگان آن نیز درست است






NAND

اگر خروجی دروازه AND مکمل شود، دروازه NAND بدست می آید مزیت NAND این است که تمام مدارات منطقی را می توان با NAND ساخت

Α	В	(AB)'
0	0	1
0	1	1
1	0	1
1	1	0

شكل دروازه منطقى NAND gate) شكل دروازه منطقى



دانشگاه سنعتی **امیرکبیر**

10




NOR

اگر خروجی دروازه OR مکمل شود، دروازه NOR بدست می آید مزیت NOR این است که تمام مدارات منطقی را می توان با NORساخت

Α	В	(A+B)'
0	0	1
0	1	0
1	0	0
1	1	0

شكل دروازه منطقى NOR gate) منطقى







ساده سازی عبارات بول

برای ساده سازی عبارات جبر بول از جدول کارنو (Karnaugh Map) استفاده می شود

در جدول کارنو هر خانه معادل یک مینترم می باشد

هر سطر جدول درستی یا به عبارت دیگر هر ترکیب متغیرها را یک مینترم می نامند

در جدول کارنو، هر خانه با خانه همسایه آن در مکمل بودن یک متغیر اختلاف دارد

3-variable





12



2-variable

جدول كارنو 2 متغيره






4-variable





مثال: جدول كارنو ٢ متغيره

2-variable Karnaugh map



F = AB

دانشگاه سنعتی **امیرکبیر**

14



مثال: جدول كارنو ٣ متغيره

3-variable Karnaugh map

$$F = AB + C$$





مثال: جدول كارنو 4 متغيره

4-variable Karnaugh map

√ CD)			
AB\	00	01	11	10
00	0	$\widehat{\mathbf{I}}$	0	0
01	0	1	0	0
11	A	1	1	\forall
10	0	\sqrt{y}	0	0

$$F = AB + \overline{C}D$$


دانشگاه سنعتی **امیرکبیر**

16



مثال: جدول كارنو 4 متغيره

 $F(A, B, C, D) = \Sigma (0, 2, 3, 4, 6, 8, 10, 11, 12, 14)$







حاصل ضرب حاصل جمعها (POS)

می توان یک تابع جبر بول را به صورت حاصل ضرب حاصل جمعها نوشت

POS = Product Of Sum

در این حالت در جدول کارنو، صفرها ترکیب می شوند




18



مثال برای حاصل ضرب حاصل جمعها (POS)

F(A, B, C) =
$$\Sigma$$
 (0, \, 4, 6, \, \)
= Π (2, 3, 5)

$$F = (A + B') (A' + B + C')$$







حالات بدون تفاوت

- حالات بدون تفاوت (Don't Care) حالاتی است که در آن حالت، یک یا صفر بودن خروجی مدار اهمیت ندارد یا اینکه آن حالت، احتمال وقوع ندارد
 - حالات بدون اهمیت را با X در جدول کارنو نمایش می دهیم




20



مثال - حالات بدون تفاوت

$$F(A, B, C, D) = \sum m(2, 3, 4, 6, 11, 12) + d(10, 13, 14)$$



$$F = B\overline{D} + \overline{B}C$$





خودآزمایی

۱- کنکور کارشناسی ارشد - ۱۳۷۹

9 - براي تابع بولي ۵ متغيرهٔ زير ساده ترين صورت حاصل جمع حاصلضربها كدام است؟

 $F(A,B,C,D,E) = \sum (0,3,8,14,15,16,18.24,26,27,29) d(6,7,9,19,22)$

ACD+CDE+BCD+ABDE+ABCDE (Y CDE+ABC+ABCE+ABCDE ()

ACD+AC+ABCE+ABCDE+CDE (* ACD+CDE+ACD+ABCE+ABCDE (*




22





خودآزمایی


۲- کنکور کارشناسی ارشد - ۱۳۸۰

۱۲- کدامیک از مدارهای زیر، تابع abcd + (a ⊕ c) را پیادهسازی مینماید؟













خودآزمایی

۳- کنکور کارشناسی ارشد - ۱۳۸۵

- در SOPداده شده زیر کدام Product Termها حتما می بایست در حل مدار شامل SOPداده شده زیر کدام $Essential\ Prime\ Implicant$ $W(a,b,c,d)=\sum m(4,6,7,8,9,11,14,15)$
- 1) bc, ab d, ab d
- 2) bc, ab^-c^- , acd
- 3) bc, ab c, a bd
- 4) bc, ab c, ab d, ab d

bc, $a\overline{b}\overline{c}$, $a\overline{b}\overline{d}$, $a\overline{b}d$ (* bc, $a\overline{b}\overline{c}$, $\overline{a}b\overline{d}$ (* bc, $a\overline{b}\overline{c}$, acd (* bc, $a\overline{b}d$, $a\overline{b}\overline{d}$ ()



24



خودآزمایی

۴- کنکور کارشناسی ارشد – ۱۳۸۵


۶۴- کدام گزینه تابع خروجی مدار شکل مقابل را نمایش میدهد؟

$$z = 1$$
 (1)

$$z = A + \overline{B}\overline{C}$$
 (Y

$$z = \overline{A}B + BC$$
 (T

$$z = A\overline{B} + B\overline{C}$$
 (4







معرفی درس

اصول سیستمهای کامپیوتری

جلسه سوم: مدارات ترکیبی (Combinational Logic)

- فهرست مطالب:
- تعریف مدارات ترکیبی
- نیم جمع کننده (Half Adder)
- تمام جمع كننده (Full Adder)
 - کد گشا (Encoder)
 - کد گذار (Decoder)
 - مالتي يلكسر (Multiplexer)

این جلسه مطابق با بخش های ۱-۵ و ۲-۲ و ۲-۳ از کتاب مانو است




2

3



دسته بندي مدارات منطقي






مدارات تركيبي

یک مدار ترکیبی با تعدادی دروازه منطقی ساخته شده و تعدادی ورودی و تعدادی خروجی دارد

هر کدام از خروجیها را میتوان توسط یک رابطه جبر بول بر اساس ورودیها نوشت

همچنین می توان عملکرد یک مدار ترکیبی را با جدول درستی نشان داد





مراحل طراحی یک مدار ترکیبی

• طراحي شامل مراحل زير است:

١- تعريف دقيق مساله

۲- مشخص کردن تعداد ورودیها و خروجیها

۳- نام گذاری ورودیها و خروجیها (معمولا با استفاده از حروف)

۴- بدست آوردن جدول درستی مدار

 Δ ساده کردن تابع مربوط به هر خروجی

۶ رسم مدار





اهداف طراحي

• در طراحی موارد زیر مورد نظر است

۱- استفاده از حداقل سخت افزار (حداقل مدار مجتمع)

۲ – حداقل زمان تاخیر در مدار

۳ – حداقل اتصالات



6




نیم جمع کننده (Half Adder)

• نيم جمع کننده

مدار ترکیبی که جمع دو بیت را انجام می دهد

و C و ورودیهای مدار و S حاصل جمع و C بیت نقلی میباشد A




A	В	C (Carry)	S (Sum)
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0





نیم جمع کننده (Half Adder)

A	В	C (Carry)	S (Sum)
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0






تمام جمع كننده (Full Adder)

• تمام جمع كننده


مدار ترکیبی که جمع دو بیت و بیت نقلی مرحله قبلی را انجام میدهد. A و مدار C_{out} مدار، C_{out} بیت نقلی مرحله قبل، C_{out} حاصل جمع و C_{out} بیت نقلی خروجی می باشد



C_{in}	А	В	C _{out}	S(Sum)	
0	0	0	0	0	
0	0	1	0	1	
0	1	0	0	1	
0	1	1	1	0	
1	0	0	0	1	
1	0	1	1	0	
1	1	0	1	0	
1	1	1	1 نگاه سنعتی	1 دانځ	




تمام جمع كننده (Full Adder)






تمام جمع كننده (Full Adder)






جمع کننده چهار بیتی





تفريق كننده . جمع كننده






کد گشا (Decoder)

• كدگشا

کدگشا یک مدار ترکیبی است که n ورودی و حداکثر 2^n خروجی دارد متناسب با ورودیها، هر لحظه فقط یک خروجی فعال است




A1	AO	D3	D2	D1	DO
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

دانشگاه سنعتی امیرکبیر

14



کدگشای ۲ به ۴



A1	AO	D3	D2	D1	DO
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$D_0 = \overline{A_1} \overline{A_0}$$

$$D_1 = \overline{A_1} A_0$$


$$D_2 = A_1 \overline{A_0}$$

$$D_3 = A_1 A_0$$





کدگشای ۲ به ۴ با دروازه NAND





کدگشای ۳ به ۸ با ورودی فعال ساز


جدول درستی (Truth Table)

Е	A2	A1	AO	D7	D6	D5	D4	D3	D2	D1	DO
0	Χ	Χ	Χ	0	0	0	0	0	0	0	•
1	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	0	1	0	0
1	0	1	1	0	0	0	0	1	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0






کدگشای ۳ به ۸ با ورودی فعال ساز





توسعه كدكشاها







کدگذار (EnCoder)

• کدگذار

کدگذار عمل عکس کدگشا را انجام میدهد

کدگذار یک مدار ترکیبی است که حداکثر 2^n ورودی و n خروجی دارد خطوط خروجی کد دودوئی متناظر با ورودیها میباشد.



20



کدگذار ۴ به ۲

D3	D2	D1	D0	A1	AO
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

$$A0 = D1 + D3$$

$$A1 = D2 + D3$$

کد گذار ۴ به ۲ را می توان با دو دروازه OR پیاده سازی کرد

$$D_1$$
 A_1

$$D_3$$
 D_4 A_1



کدگذار ۸ به ۳

D7	D6	D5	D4	D3	D2	D1	D0	A2	A1	AO
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

$$A0 = D1 + D3 + D5 + D7$$

$$A1 = D2 + D3 + D6 + D7$$

$$A2 = D4 + D5 + D6 + D7$$

کد گذار ۸ به ۳ را می توان با سه دروازه OR پیاده سازی کرد


امیرکبیر

• مالتى پلكسر

22



مالتی پلکسر (Multiplexer)





مالتی پلکسر یک مدار ترکیبی است که اطلاعات یکی از 2^n خط داده ورودی را به یک خط خروجی هدایت می کند





(4 to 1 Multiplexer) **۱ به ۱**






S1	SO	F
0	0	AO
0	1	A1
1	0	A2
1	1	A3

دانشگاه سنعتی امیرکبیر با تکننگ نهان

24




نمودار مالتی پلکسر 4 به 1






مالتي پلکسر 4 به 1 با فعال ساز






26

4 مالتي پلکسر ۲ به ۱ مجتمع





مدار 4 مالتی پلکسر ۲ به ۱ مجتمع






خودآزمایی


۱- کنکور کارشناسی ارشد - ۱۳۷۹

۱۱ – تابع خروجی برای مدار روبرو به چه صورت است؟



$$F(x_{\uparrow},x_{\uparrow},x_{\uparrow},x_{\downarrow}) = \sum m(1,\dot{\gamma},\Delta,q,1\circ,11,17,17,1\Delta)$$
 (Y


$$F(x_f,x_f,x_f,x_1) = \sum m(1,f,f,f,\Delta,V,11,1f,1\Delta) (f$$



خودآزمایی

۲- کنکور کارشناسی ارشد - ۱۳۸۰

۱۰ مدار زیر، پیادهسازی کدام رابطه است؟




 $f(a, b, c, d) = \sum_{i=0}^{n} 0, 1, 3, 5, 7$ $f(a, b, c, d) = \sum 1, 3, 5, 7, 11, 15$ $f(a,b,c,d) = \sum 0,3,4,9,13,15 ($ $f(a, b, c, d) = \sum 0, 3, 5, 7, 13, 15 ($

30



خودآزمایی

۳- کنکور کارشناسی ارشد – ۱۳۸۲




 $f = \sum m(1, T, T, V)$ (1 $f = \Pi M(1, \Upsilon, \Delta, V) (\Upsilon$ $f = \Pi M(\cdot, \tau, \tau, \Delta, \epsilon) (\tau$ $f = \sum m(*, \tau, \tau, \Delta, r) (r$





خودآزمایی





32

منابع



در تهیه این پاورپوینت از منابع زیر استفاده شده است: ۱- امیر صادقی - معماری سیستمهای کامپیوتری — نوشته موریس مانو — مرکز نشر دانشگاهی — چاپ اول ۱۳۷۴ - چاپ پنجم — ۱۳۸۴

http://iup.ac.ir/index.aspx?pid=297&productID=1002

۲- سایت درس دکتر لی در دانشگاه جورجیا تک http://users.ece.gatech.edu/~leehs/ECE2030/

۳- مجموعه سوالات کنکور کارشناسی ارشد http://sharif.edu/~ghodsi/grad-exams/index.html





معرفی درس

جلسه چهارم: طراحی مدارات ترکیبی (Combinational Logic Design)

- فهرست مطالب:
- پیاده سازی یک تابع جبر بول با دروازه های منطقی
 - متمم یک تابع
 - پیاده سازی یک مدار با NAND -
 - NOR پیاده سازی یک مدار با -

این جلسه مطابق با بخشهای ۱-۳ و ۱-۴ از کتاب مانو است

دانشگاه سنعتی امیرکبیر

2




پیاده سازی توابع جبر بول

یک تابع جبر بول را میتوان با دروازه های منطقی پیاده سازی کرد معمولا تابع را ساده کرده و سپس مدار ساده شده پیاده سازی میشود هر تابع را می توان با دروازه های AND و OR و NOT پیاده سازی کرد مثال

$$(x + y')z + x'$$











ساده کردن مدار



مدار پس از ساده کردن



با ساده شدن مدار میتوان مدار را با سختافزار کمتری ساخت

دانشگاه سنعتی امیرکبیر بلس تکنیک تهسون

مكمل يك تابع

برای بدست آوردن مکمل یک تابع

با استفاده از قضیه دمورگان باید تمام AND را به

تمام OR را به AND

و یک را به صفر

و صفر را به یک

و تمام متغیرها را مکمل کرد

مثال

f'(x,y,z) = x' + (y + z)(y' + z')

f(x,y,z) = x(y'z' + yz)

مكمل






مكمل يك تابع

برای بدست آوردن مکمل یک تابع در جدول درستی آن باید خروجی را مکمل کرد مثال

X	У	Z	f(x,y,z)
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0



×	У	Z	f'(x,y,z)
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

$$f(x,y,z)=x'+yz$$

$$f(x,y,z)= x' + yz'$$
 $f'(x,y,z) = x(y' + z) = xy' + xz$






پیاده سازی مدار با NAND

تمام مدارات منطقی را میتوان با NAND ساخت

• پیاده سازی دروازه های پایه با NAND


۱- پیاده سازی NOT





۲- پیاده سازی OR

۳- پیاده سازی AND







پیاده سازی مدار با NAND


برای پیاده سازی یک مدار با NAND مدار را با دروازههای AND و OR ساخته،

سپس هر دروازه با مدار NAND معادل جایگزین شده
و در نهایت مکمل های متوالی حذف می شوند
مثال : مدار اولیه

ه و در نهایت مکمل های متوالی حذف می شوند




پیاده سازی مدار با NAND





پیاده سازی مدار با NAND






پیاده سازی مدار با NOR

تمام مدارات منطقی را می توان با NOR ساخت


• پیاده سازی دروازه های پایه با NOR












۳- پیاده سازی AND





پیاده سازی مدار با NOR

برای پیاده سازی یک مدار با NOR مدار را با دروازههای AND و OR ساخته، سپس هر دروازه با مدار NOR معادل جایگزین شده و در نهایت مکمل های متوالی حذف می شوند مثال : مدار اولیه




دانشگاه سنعتی امیرکبیر

12



پیاده سازی مدار با NOR







خودآزمایی

۱- کنکور کارشناسی ارشد - ۱۳۸۰

۱۱- در مدار زیر، تأخیر گیتها در داخل آنها نوشته شده است. در زمانی که a = b = c = ۱ است، b از یک به صفر و دوباره به یک برمیگردد در خروجی z کدام موج دیده خواهد شد؟ (زمانها به نانو ثانیه است.)





14



خودآزمایی

۲- کوییز تعاملی

جهت خودآزمایی به سایت دانشگاه ساری به آدرس زیر مراجعه کرده و کوییز موجود را حل کنید

http://www.ee.surrey.ac.uk/Projects/Labview/gatesfunc/QuizFrameSet.htm





معرفی درس

اصول سیستمهای کامپیوتری

جلسه پنجم: مدارات ترتیبی - فلیپ فلاپ

- فهرست مطالب:
- معرفی مدارات ترتیبی
 - (Latch) الج
 - فلیپ فلاپ
- انواع مختلف فليپ فلاپ

هدف اصلی این جلسه آشنایی با اجزای پایه مدارات ترتیبی است.

این جلسه مطابق با بخش ۱-۶ از کتاب مانو است

دانشگاه سنعتی امیرکبیر بلی تکنیک نهران

2



مدارات تركيبي

• مدارات منطقی ترکیبی (Combinational Circuit)

در مدارات ترکیبی در هر لحظه، خروجی فقط بستگی به ورودی در همان لحظه داشته و به ورودیهای قبلی بستگی ندارد.

به عبارت دیگر این مدارات فاقد حافظه هستند.

خروجی حدار ترکیبی ورودی






مدارات ترتيبي

• مدارات منطقی ترتیبی (Sequential Circuit)

در مدارات ترتیبی در هر لحظه، خروجی علاوه بر ورودی در همان لحظه به ورودیهای قبلی نیز بستگی دارد.

به عبارت دیگر این مدارات حافظه دارند.

به عبارت دیگر، حالت یا وضعیت (state) سیستم نیز در خروجی تاثیر دارد. وضعیت بعدی مدار نیز بستگی به وضعیت فعلی و ورودی فعلی دارد.



مثال براي مدارات ترتيبي

اکثر مدارات منطقی که با آنها سروکار داریم، مدارات ترتیبی هستند:

۱- چراغ راهنمایی

مدار کنترل کننده یک چراغ راهنمایی یک مدار ترتیبی است.

۲- آسانسور

مدار کنترل کننده یک آسانسور نیز یک مدار ترتیبی است.

یعنی در هر لحظه باید بداند که آسانسور در چه طبقه ای قرار دارد و جهت حرکت آن به طرف پایین یا بالا است

۳ – کامپیوتر

هر کامپیوتر را میتوان یک مدار ترتیبی پیچیده در نظر گرفت








مدار حافظه پایه

• مدار حافظه پایه (Basic Memory Circuit)

با دو عدد دروازه NOR می توان یک مدار حافظه پایه ساخت



اگر ورودی R برابر یک و S برابر صفر باشد، خروجی Q برابر صفر و خروجی Q برابر یک می شود.

حال اگر ورودی R و S هر دو صفر شوند، خروجیها بدون تغییر باقی می مانند.

اگر ورودی S برابر یک و R برابر صفر باشد، خروجی Q برابر یک و خروجی Q برابر صفر می شود.

حال اگر ورودی R و S هر دو صفر شوند، خروجیها بدون تغییر باقی می مانند. به این مدار لچ SR می گویند.



6



جدول درستی برای مدار حافظه پایه

S	R	Q			
0	0	No change			
0	1	0 (reset)			
1	0	1 (set)			

• جدول ساده برای لچ SR

یعنی فعال شدن ورودی R باعث صفر شدن (Reset)

و فعال شدن ورودی S باعث یک شدن (Set) خروجی Q می شود.


اگر هر دو ورودی R و S غیر فعال باشند، خروجی Q وضعیت خود را حفظ می کند.





مدار لچ با NAND

• می توان با دو دروازه NAND نیز یک لچ ساخت:



جدول درستی برای این لچ

S	R	Q
1	1	No change
1	0	0 (reset)
0	1	1 (set)




8



مدار لچ با ورودی کنترل

در مدار لچ هر زمان که ورودی تغییر کند، خروجی نیز تغییر میکند ولی میتوان مدار را به شکلی طراحی کرد که فقط زمانی که ورودی کنترل آن یک باشد تغییر کند




در این مدار اگر ورودی C برابر یک باشد، مدار می تواند تغییر حالت دهد.





مدار لچ با ورودی کنترل

مدار لچ با ورودی کنترل را می توان با دروازه NAND نیز ساخت



С	5	R	S'	R'	Q
0	×	×	1	1	No change
1	0	0	1	1	No change
1	0	1	1	0	0 (reset)
1	1	0	0	1	1 (set)
1	1	1	0	0	Avoid!




10



مدار لچ داده (D Latch)

• مدار لچ داده یا D Latch به صورت زیر است:



С	٥	Q
0	X	No change
1	0	0
1	1	1

اگر ورودی کنترل یک باشد، ورودی D وارد لچ می شود و با صفر شدن ورودی کنترل این داده در لچ باقی می ماند






دیاگرام حالت

برای توصیف مدارات ترتیبی از دیاگرام حالت استفاده میشود.

در دیاگرام حالت (State Diagram)، هر حالت یا وضعیت مدار با یک دایره و انتقال از یک حالت به حالت دیگر با یک کمان برچسب دار نشان داده می شود.

مثلا دیاگرام حالت لچ داده (D Latch) به صورت زیر است:

برچسب هر یال در این دیاگرام نمایش دهنده ورودی و خروجی است. مثلا 0x/1 به معنای این است که ورودی C مقدار یک و ورودی D بدون اهمیت بوده و خروجی مقدار صفر دارد.



دانشگاه سنعتی امیرکبیر بلی تکتبک تهرن

12



فليي فلاي

فلیپ فلاپ مانند لچ میباشد

با این تفاوت که فقط در زمانهای مشخصی که با سیگنال کلاک یا ساعت مشخص میشود، تغییر می کند.

فليپ فلاپ مي تواند فعال با سطح يا فعال با لبه سيگنال ساعت باشد.






فلیپ فلاپ Master-Slave

• فلیپ فلاپ Master-Slave

این فلیپ فلاپ که به تابع - متبوع یا حاکم - پیرو یا ارباب - برده معروف است، در زمانی که سیگنال کنترل یا پالس ساعت مقدار صفر دارد از ورودی نمونه برداری کرده و با یک شدن سیگنال کنترل، خروجی تغییر می کند.

پس خروجی فقط در لحظه تغییر حالت کلاک از صفر به یک تغییر می کند.




دانشگاه سنعتی **امیرکبیر** بل کننگ نهران

14



فليپ فلاپ فعال با لبه

- فلیپ فلاپ فعال با لبه (Edge Triggered) فقط در لبه پالس ساعت تغییر حالت دارد.
- اگر در لبه صفر به یک تغییر کند به آن لبه مثبت (Positive) می گویند
- اگر در لبه یک به صفر تغییر کند به آن لبه منفی (Negative) می گویند








فليپ فلاپ D فعال با لبه

• فلیپ فلاپ D فعال با لبه (Edge Triggered D Flip) در شکل زیر نشان داده شده است.






16

شكل مرسوم فليپ فلاپ D فعال با لبه

- معمولا فلیپ فلاپ D فعال با لبه (Edge Triggered D Flip) به شکل زیر نشان داده می شود.
 - در این شکل CP مخفف پالس ساعت (Clock Pulse) است








انواع فليپ فلاپ D فعال با لبه


• فليپ فلاپ D فعال با لبه مثبت

(Positive Edge Triggered D Flip Flop)



• فليپ فلاپ D فعال با لبه منفى

(Negative Edge Triggered D Flip Flop)








فليپ ف**لاپ** JK

• فلیپ فلاپ JK مشابه RS میباشد با این تفاوت S فعال شدن همزمان S باعث مکمل شدن فلیپ فلاپ می شود.



C	J	K	Qnext
0	X	X	No change
1	0	0	No change
1	0	1	0 (reset)
1	1	0	1 (set)
1	1	1	Q'current






ورودي مستقيم در فليپ فلاپ

• معمولا در فلیپ فلاپ های موجود به صورت مدارات مجتمع ورودیهای مستقیمی برای صفر یا یک کردن فلیپ فلاپ به صورت مستقل از کلاک نیز وجود دارد.

این ورودیها معمولا Set یا Set نامیده می شوند.

مثلا مدار مجتمع 7476 به شکل زیر است ـ




دانشگاه سنعتی امیرکبیر بلی تکنیک تهرن

20



فليب فلاب T

• در فلیپ فلاپ T فعال شدن ورودی T باعث مکمل شدن فلیپ فلاپ می شود.



С	Т	Q _{next}
0	X	No change
1	0	No change
↑	1	Q'current






ج**دول تحریک فلیپ فلاپ** T

• جدول تحریک برای تغییر حالت فلیپ فلاپ T به صورت زیر است

حالت فعلى Q(t)	حالت بعدی Q(t+1)	ورودی مورد نیاز T
0	0	0
0	1	1
1	0	1
1	1	0



دانشگاه سنعتی امیرکبیر


22



D جدول تحریک فلیپ فلاپ

• جدول تحریک برای تغییر حالت فلیپ فلاپ D به صورت زیر است

حالت فعلی Q(t)	حالت بعدی Q(t+1)	ورودی مورد نیاز D
0	0	0
0	1	1
1	0	0
1	1	1








جدول تحریک فلیپ فلاپ SR

• جدول تحریک برای تغییر حالت فلیپ فلاپ SR به صورت زیر است



حالت فعلی Q(t)	حالت بعدی Q(t+1)	مورد نیاز بعدی	
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0


دانشگاه سنعتی امیرکبیر بلی تکنیک تهون

24



جدول تحریک فلیپ فلاپ JK

• جدول تحریک برای تغییر حالت فلیپ فلاپ JK به صورت زیر است




حالت فعلی Q (t)	حالت بعدی Q(t+1)	ورودی مورد نیاز J	ورودی مورد نیاز K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0





خودآزمایی





خودآزمایی

۲- کوییز تعاملی

جهت خودآزمایی به سایت دانشگاه ساری به آدرس زیر مراجعه کرده و کوییز موجود را حل کنید

http://www.ee.surrey.ac.uk/Projects/Labview/Sequential/Course/06-FlipFlops/quiz.htm





معرفی درس

اصول سیستمهای کامپیوتری جلسه ششم: ادامه مدارات ترتیبی

- فهرست مطالب:
- معرفی مدارات ترتیبی
- جدول و نمودار حالت
- طراحی یک مدار ترتیبی
 - ثبات
 - ثبات انتقالی
 - شمارنده

هدف اصلی این جلسه آشنایی با انواع متداول مدارات ترتیبی است.

این جلسه مطابق با بخشهای 1-۷ و 7-4 و 7-4 و 7-8 از کتاب مانو است.

دانشگاه سنعتی **امیرکبیر**

2




مدارات ترتيبي

• مدارات منطقی ترتیبی (Sequential Circuit)

در مدارات ترتیبی در هر لحظه، خروجی علاوه بر ورودی در همان لحظه به ورودیهای قبلی نیز بستگی دارد.

به عبارت دیگر این مدارات حافظه دارند.

به عبارت دیگر، حالت یا وضعیت (state) سیستم نیز در خروجی تاثیر دارد. وضعیت بعدی مدار نیز بستگی به وضعیت فعلی و ورودی فعلی دارد.







انواع مدارات ترتيبي

- مدارات ترتیبی به دو دسته همزمان و غیرهمزمان تقسیم میشوند
 - مدارات ترتیبی همزمان یا سنکرون (Synchronous) تغییر حالت مدار توسط یک پالس ساعت هماهنگ می شود
 - مدارات ترتیبی غیرهمزمان یا آسنکرون (Asynchronous) با تغییر ورودی مدار، بلافاصله مدار تغییر حالت میدهد


در این درس فقط مدارات همزمان را مطالعه می کنیم



4



مثال برای مدارات ترتیبی (شکل ۱-۲۵ کتاب)



مثالی از یک مدار ترتیبی (شکل ۱-۲۵ کتاب مانو با کمی تغییر)

 $\mathbf{x}(t)$ ورودی مدار $\mathbf{y}(t)$ خروجی مدار

A(t) B(t) حالات مدار





>c q/-

مثال برای مدارات ترتیبی (ادامه)




معادله فليب فلاب A

$$A(t+1) = A(t)x(t) + B(t)x(t)$$

معادله فليب فلاب B

y(t) معادله خروجي مدار







جدول حالت (State Table)

- رفتار یک مدار ترتیبی را می توان با جدول حالت نشان داد
- این جدول خروجی مدار و حالت بعدی آن را با توجه به ورودی و حالت فعلی نشان میدهد
 - جدول حالت مربوط به شکل ۱–۲۵ کتاب


Present State	Input	Next	State	Output
A(t) B(t)	$\mathbf{x}(\mathbf{t})$	A(t+1)	B(t+1)	y(t)
0 0	0	0	0	0
0 0	1	0	1	0
0 1	0	0	0	1
0 1	1	1	1	0
1 0	0	0	0	1
1 0	1	1	0	0
1 1	0	0	0	1
1 1	1	1	0	0





نمودار حالت (State Diagram)

جدول حالت یک مدار ترتیبی را میتوان با یک نمودار حالت نشان داد نمودار حالت مربوط به مثال کتاب (شکل ۱-۲۶ کتاب مانو با کمی تغییر)




8



دیاگرام زمانی یک مدار ترتیبی

عملکرد یک مدار ترتیبی را می توان با یک دیاگرام زمانی نشان داد دیاگرام زمانی مربوط به مدار شکل ۱-۲۵ به صورت زیر است این مدار در لبه مثبت پالس ساعت تغییر حالت می دهد







طراحي مدار ترتيبي همزمان

- مراحل طراحی یک مدار ترتیبی همزمان (سنکرون)
 - ١ تعريف دقيق مساله
 - ۲ رسم جدول حالت
- ۳ اگر فقط ورودی-خروجی مدار اهمیت دارد، ساده کردن جدول حالت
 - ۴ تخصیص مقادیر باینری به هر حالت
 - ۵ تعیین تعداد فلیپ فلاپ مورد نیاز و نام گذاری آنها
 - ۶ انتخاب نوع فلیپ فلاپ
- ۷ تعیین مدارهای تغییر وضعیت و جدول خروجی ازروی جدول حالت
 - ۸ ساده کردن توابع مربوط به ورودی فلیپ فلاپ ها و خروجی مدار
 - ۹ رسم دیاگرام مدار


دانشگاه سنعتی امیرکبیر بلی تکنیک نهرن

10



مثال طراحی یک شمارنده

به عنوان مثال یک شمارنده دودوئی (باینری) دو بیتی را طراحی میکنیم نمودار حالت این شمارنده به شکل زیر است (شکل ۲۱-۲۷ کتاب)







مثال طراحی یک شمارنده (ادامه)

• جدول تحریک این شمارنده برای فلیپ فلاپ JK بصورت زیر است

Present	State	Input	Next	State		F/F Inpu	ut Equ.	
Α	В	X	Α	В	J_A	K _A	J_{B}	$K_{\!B}$
0	0	0	0	0	0	X	0	Х
0	0	1	0	1	0	X	1	X
0	1	0	0	1	0	X	Х	0
0	1	1	1	0	1	X	Х	1
1	0	0	1	0	X	0	0	X
1	0	1	1	1	X	0	1	X
1	1	0	1	1	X	0	Х	0
1	1	1	0	0	X	1	X	1


دانشگاه سنعتی امیرکبیر بلس تکتیک تهون

12



مثال طراحی یک شمارنده (ادامه)


توابع مربوط به ورودی فلیپ فلاپ ها را ساده می کنیم







مثال طراحی یک شمارنده (ادامه)





ثبات (Register)

گروهی از فلیپ فلاپها که هر فلیپ فلاپ یک بیت اطلاعات را ذخیره می کند مثال - یک ثبات ۴ بیتی (شکل ۲ - ۶ کتاب)





Fig. 2-6 4-bit register





ثبات با باردهی موازی (Register with parallel load)





(Shift Register) ثبات انتقالی

ثباتی که قادر به انتقال اطلاعات به سمت چپ یا راست باشد مثال – یک ثبات انتقالی ۴ بیتی (شکل ۲ – ۸ کتاب) Shift In Shift Out (SI)(SO)D Q D Q D D Q Q Clock 17



ثبات انتقالي دوطرفه با امكان باردهي موازي


- ثباتی که قادر به انتقال اطلاعات به سمت چپ و راست باشد و امکان بارشدن موازی نیز داشته باشد
- در ورودی هر ثبات یک مالتی پلکسر (انتخاب کننده) چهار به یک قرار می گیرد



18



ثبات انتقالی دوطرفه با امکان باردهی موازی





شمارنده دودوئی (Binary Counter)


- یک مدار ترتیبی که دنبالهای از حالات را تکرار کند
 - شمارنده غیر همزمان (Ripple counter)
 - شمارنده همزمان یا سنکرون



20




شمارنده غیر همزمان (Ripple counter)






شمارنده دودوئی (Binary Counter)






شمارنده همزمان (Synchronous Counter)





شمارنده همزمان با امکان باردهی موازی








خودآزمایی

۱- کنکور کارشناسی ارشد - ۱۳۸۶

۹۲ ـ شکل زیر یک شیفت رجیستر را نشان میدهد که در هر clock یک بیت محتوای خود را به راست شیفت میدهد. اگر مقدار اولیهٔ این شیفت رجیستر ۱ ۰ ۰ ۰ باشد، دورهٔ تناوب این شیفت رجیستر چند clock cycle است؟

- 7 0
- ۸ (۲
- 10 (4
- 17 (4








خودآزمایی

۲- کنکور کارشناسی ارشد – ۱۳۸۷

برای ساخت یک شمارنده باینری up/down با ورودی u=0) برای بالا شمردن و u=1 برای پایین شمردن)، دایرههای نـشان داده شده در مدار زیر چه باید باشند؟



$$\begin{aligned} \mathbf{D_1} &= \mathbf{Q_1} \oplus \mathbf{u} \\ \mathbf{D_o} &= \mathbf{Q_o} \oplus \mathbf{u} \end{aligned} (7 \qquad \qquad \begin{aligned} \mathbf{D_1} &= \overline{\mathbf{Q_1}} \oplus \mathbf{u} \\ \mathbf{D_o} &= \overline{\mathbf{Q_o}} \end{aligned} (1$$

$$\begin{array}{ll} D_1 = Q_1 \oplus Q_o \oplus u \\ D_o = Q_o \oplus u \end{array} \text{ (f} \qquad \begin{array}{ll} D_1 = Q_1 \oplus Q_o \oplus u \\ D_o = \overline{Q}_o \end{array} \text{ (7)}$$

دانشگاه سنعتی امیرکبیر بلی تکنیک تهسون


26



خودآزمایی

۳- کنکور کارشناسی ارشد – ۱۳۸۸

(ممار زیر، پس از Reset کامل مدارشمارش به چه گونه است؟ (تمامی اعداد بر اساس Reset کامل مدارشمارش به چه گونه است







معرفی درس

اصول سیستمهای کامپیوتری جلسه هفتم: نمایش داده ها

- فهرست مطالب:
- نمایش داده ها در کامپیوتر
 - نمایش اعداد علامت دار
 - نمایش اعداد اعشاری
 - کد گری
 - کد تصحیح خطا

این جلسه مطابق با فصل سوم از کتاب مانو است.



2



نمایش داده ها در کامپیوتر

کوچکترین واحد اطلاعات در کامپیوتر بیت (bit) میباشد.

یک بیت می تواند صفر یا یک باشد

$$B = \{0, 1\}$$

با یک فلیپ فلاپ می توان یک بیت اطلاعات را نگهداری کرد

به هشت بیت اطلاعات یک بایت (byte) می گویند

01000001

معمولا ظرفیت حافظه یک کامپیوتر یا یک دیسک بر حسب بایت بیان میشود

برای راحتی از نمادهای زیر استفاده میشود:

كيلو = 1024 = حدود هزار

مگا = 1024 x 1024 = حدود یک میلیون

گیگا = 1024 x 1024 x 1024 حدود یک میلیارد

ترا = 1024 x 1024 x 1024 x 1024 = حدود یک هزار میلیارد





سيستم اعداد

• نمایش اعداد در مبنای ۱۰

ارزش هر عدد در مبنای ۱۰ با ضرب هر رقم در ارزش مکانی آن رقم بدست میآید مثال:

$$724.5 = 7 \times 10^2 + 2 \times 10^1 + 4 \times 10^0 + 5 \times 10^{-1}$$

• در کامپیوتر معمولا از مبنای ۲ (دودوئی یا باینری) استفاده می شود ارزش هر عدد در مبنای ۲ نیز با ضرب هر رقم در ارزش مکانی آن رقم بدست می آید مثال:

$$101101 = 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0$$
 بنابراین: $(101101)_2 = (45)_{10}$



4



تبدیل از مبنای ۱۰ به مبنای ۲

• برای تبدیل یک عدد از مبنای ۱۰ به مبنای ۲ از تقسیم متوالی استفاده می کنیم

$$(11001)_2 = (25)_{10}$$
 بنابراین:





مبنای ۸ و ۱۶

در اکثر موارد به جای اعداد مبنای ۲ از مبنای ۱۶(هگزا دسیمال) و به ندرت از مبنای ۸ استفاده می شود

تبدیل اعداد از مبنای ۲ به مبنای ۸ یا ۱۶ (و برعکس آن) به سادگی انجام می شود ولی خواندن و نوشتن اعداد مبنای ۸ یا ۱۶ ساده تر از اعداد مبنای ۲ است



6



مبنای ۸ و مبنای ۱۶

• مبنای ۱۶ یا هگزا دسیمال

در اکثر موارد به جای اعداد مبنای ۲ از مبنای ۱۶ و به ندرت از مبنای ۸ استفاده میشود

مبنای ۱۶	مبنای ۲	مبنای ۱۶	مبنای ۸	مبنای ۲
8	1000	0	0	0000
9	1001	1	1	0001
а	1010	2	2	0010
b	1011	3	3	0011
С	1100	4	4	0100
d	1101	5	5	0101
е	1110	6	6	0110
f	1111	7	7	0111



نمایش اعداد اعشاری

برای نمایش اعداد اعشاری دو روش ممیز ثابت و ممیز شناور وجود دارد

در روش ممیز ثابت قسمت صحیح و اعشاری بصورت جداگانه نمایش داده میشوند

مثال : عدد ۴۱/۶۸۷۵ را به مبنای ۲ تبدیل کنید.

ابتدا قسمت صحیح را با تقسیمات متوالی به مبنای ۲ تبدیل می کنیم:

41

T . : 1

1 . . .

۵: ٠

7:1

1: •

· : \

 $(41)_{10} = (101001)_2$



8



نمایش اعداد اعشاری (ادامه)

سپس قسمت اعشاری را با ضرب متوالی به مبنای ۲تبدیل می کنیم

$$0.6875 * 2 = 1.3750$$

$$0.375 * 2 = 0.750$$

$$0.75 * 2 = 1.5$$

$$0.5 * 2 = 1.0$$

$$(0.6875)_{10} = (0.1011)_2$$

پس در نهایت عدد 41.6875 در مبنای ۱۰ برابر با 101001.1011 در مبنای ۲ است





نمایش اعداد اعشاری (مبنای ۸)

$$(736.4)_8 = 7 \times 8^2 + 3 \times 8^1 + 6 \times 8^0 + 4 \times 8^{-1} = (478.5)_{10}$$

 $(736.4)_8 = (111011110.100)_2$



10



نمایش BCD اعداد

• در روش BCD هر رقم مبنای ۱۰ با ۴ بیت نشان داده میشود

مثال:

 $(125)_{10} = (0001\ 0010\ 0101)_{BCD}$





کد اسکی (ASCII Code)

برای نمایش کاراکترها و حروف از کد استاندارد اسکی استفاده میشود مثال:

کد اسکی A برابر 0100 0001 است

کد اسکی a برابر 0110 0001 است

کد اسکی استاندارد ۷ بیتی است

ولی امروزه معمولا برای کد اسکی از ۸ بیت استفاده میشود



12



نمایش اعداد علامت دار

- برای نمایش اعداد علامت دار سه روش وجود دارد:
 - ۱- روش اندازه علامت
 - r-1 روش مكمل
 - ۳- روش مکمل r
 - r مبنای عدد است





روش اندازه علامت

• در روش اندازه علامت، هر عدد بصورت علامت و قدرمطلق نشان داده می شود

مثال : (نمایش عدد ۱۴ و ۱۴- با ۸ بیت در مبنای ۲)

$$(+14)_{10} = (0\ 000\ 1110)_2$$

$$(-14)_{10} = (10001110)_2$$



14



روش مكمل r-1

در روش مکمل r-1، برای مکمل کردن یک عدد هر رقم آن عدد
 از r-1 کسر میشود

مثال : (نمایش عدد ۱۴ و ۱۴ – با ۸ بیت در مبنای ۲)

$$(+14)_{10} = (0\ 000\ 1110)_2$$

$$(-14)_{10} = (85)_{9's \text{ complement}}$$

$$= (1 111 0001)_{1's \text{ complement}}$$





روش مکمل r

• در روش مکمل r، برای مکمل کردن یک عدد هر رقم آن عدد از r در روش مکمل r برای مکمل کردن یک عدد می شود r-1 کسر شده و در نهایت عدد با یک جمع می شود مثال : (نمایش عدد r) و r-1 و r-1 با r بیت در مبنای r-1 مثال : (نمایش عدد r) و r-1 (r) r-2 (r) r-1 (r-1 (r) r-1 (r-1 (r) r-1 (r-1 (r-1



16



تفريق

• برای تفریق می توان عدد اول را با مکمل عدد دوم جمع کرد A - B = A + (-B)

مثال : تفریق دو عدد مبنای ۱۰ با استفاده از مکمل ۱۰

72532 - 13250= 72532 + (-13250)

مكمل ١٠ (-13250) = 86750

72532 + (-13250)

= 72532 + (86750)

= 1 59282

از رقم آخر صرف نظر می شود، بنابر این

72532 - 13250= 59282





جمع دو عدد علامت دار (مکمل ۲)

• جمع دو عدد علامت دار (مکمل r) بصورت جمع معمولی دو عدد انجام می شود

مثال : جمع چند عدد مبنای ۲ (مکمل ۲)

 (+ 6) 0000 0110
 (- 6) 1111 1010

 + (+ 13) 0000 1101
 + (+ 13) 0000 1101

 (+ 19) 0001 0011
 (+ 7) 0000 0111

 (+ 6) 0000 0110
 (- 6) 1111 1010

 + (- 13) 1111 0011
 + (- 13) 1111 0011

(- 7) 1111 1001 (- 19) 1110 1101



18



سرريز (overflow)

• اگر مجموع دو عدد n رقمی، n+1 رقم داشته باشد، سرریز رخ می دهد

مثال: جمع دو عدد ۸ بیتی علامت دار

 01
 بیت نقلی
 10
 بیت نقلی
 (+ 70)
 0100 0110
 (- 70)
 1011 1010

 (+ 80)
 0101 0000
 (- 80)
 1011 0000

 (- 106)
 1001 0110
 (+106)
 0110 1010

Overflow = C_n XOR C_{n-1}





نمایش ممیز شناور (Floating Point)

• در روش ممیز شناور اعداد بصورت زیر نمایش داده میشوند

$$m \times r^{e}$$

که به r یایه، به m مانتیس و به e نما گفته می شود

در کامییوتر یایه توان را 2 در نظر می گیرند

مانتیس را عددی بین صفر تا یک و توان را یک عدد مثبت یا منفی در نظر می گیرند

مثال:

 $m \times r^{e} = 0.1001110_{2} \times 2^{+4} = 9.75_{10}$



20



کد گری (Gray Code)

• در کد گری هر دو عدد متوالی فقط در یک بیت اختلاف دارند

کد کری 4 بیتی

معادل دهدهی	کد گری	معادل دهدهی	کد کری
8	1100	0	0000
9	1101	1	0001
10	1111	2	0011
11	1110	3	0010
12	1010	4	0110
13	1011	5	0111
14	1001	6	0101
15	1000	7	0100





کد کشف خطا (Error Detection Code)

- در هنگام انتقال یا ذخیره سازی اطلاعات ممکن است اطلاعات خراب شوند برای کشف خطا، یک سری اطلاعات اضافی به اطلاعات اضافه می شود به کمک این اطلاعات اضافی می توان خطا را کشف یا حتی تصحیح کرد
 - بیت توازن (Parity Bit)

ساده ترین روش استفاده از بیت توازن می باشد

در بیت توازن بیتهای 1 شمارش شده و با اضافه کردن یک بیت توازن تعداد 1 را فرد (یا زوج) قرار میدهیم.

مثال: اگر داده 0111 باید ارسال شود و توازن زوج در نظر باشد، یک بیت توازن 1 همراه داده ارسال می شود

دانشگاه سنعتی امیرکبیر بلس تکنیک تهون

22



بیت توازن

- جدول بیت توازن برای ۴ بیت داده
 - ABCD داده های مورد نظر
 - E بیت توازن زوج
 - 0 بیت توازن فرد

Δ	В	С	D	Ε	0
C C C C C C C C C C C C C C C C C C C	0	0	D 0 1 0 1 0 1 0 1 0 1	E 0 1 1 0 1 0 0 1 1 0 1 1 0	O 1 0 1 0 1 1 0 1 1 0 1 0 1
C	0	0	1	1	0
C	0	1	0	1	0
C	0	1	1	0	1
C	1	0	0	1	0
C	1	0	1	0	1
C	1	1	0	0	1
C	1	1	1	1	0
1	0	0	0	1	0
1	0	0	1	0	1
1	0	1	0	0	1
1	0	1	1	1	0
1	1	0	0	0	1
1	0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1	0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1	1	1	0
1	1	1	0	1	0
1	1	1	1	0	1







بیت توازن

• جدول کارنو برای بیت توازن زوج

$$E = A \oplus B \oplus C \oplus D$$







24



خودآزمایی

۱- کنکور کارشناسی ارشد - ۱۳۸۷

- ۷۲- محدودهی دقت نمایش اعداد ممیز شناور با ساختار زیر را نشان دهید. فرض کنید که اعداد علامتدار نما را با مقدار ۱۶ بایاس می کنیم.
 - $2^{-26} \le دفت \le 2^5$ (۱
 - $2^{-15} \le دقت \le 2^{-10}$ (۲
 - $2^{-5} \le c$ دقت $\le 2^{10}$ (۲
 - $2^{-1} \le دَفَت \le 2^{-10}$ (۴

