
محمدرضا عسگری شکوه شماره دانشجویی : ۹۹۲۴۳۱۰۸

# ابتدا لازم است datapath تغییر کند تا بتوانیم دستور sw که پس از lw میاید و data dependency دارند را هندل کنیم:



برای اینکه متوجه دستور sw پس از lw شویم لازم است شروط زیر توسط Hazard Unit شناسایی شود:

- ۱. سیگنال MemToReg برای دستوری که در WB قرار دارد باید فعال باشد.
- ۲. سیگنال MemWrite باید برای دستوری که در Mem قرار دارد فعال باشد.
- ۳. همچنین باید رجیستری که دستور lw میخواهد در آن بنویسد، با رجیستری که دستور sw میخواهد از آن بخواند یکسان باشد.

در صورت ارضا شدن این شروط، لازم است تا mux ای که در ورودی data memory قرار دارد، داده ای که دستور الw میخواهد در رجیستر مورد نظر بنویسد را در حافظه ذخیره کند.

ابتدا کد رجیستر های پایپ لاین را مشاهده میکنیم: در هر رجیستر لازم است تا در لبه های بالارونده هر کلاک محتوا های ورودی و به خروجی ها متصل شوند.البته اگر stall فعال نباشد یا flush نیاز نباشد.

رجیستر ۲

```
رجیستر ۳
```

### رجیستر ۴

```
timescale 1ns / 1ps

module Reg_M(clk,regwriM,memtoregM,readdataM,aluoutM,wriregM,regwriW,memtoregW,readdataW,aluoutW,wriregW

);
input clk,regwriM,memtoregM;
input[31:0] readdataM,aluoutM;
input[4:0] wriregM;
output reg regwriW,memtoregW;
output reg[31:0] readdataW,aluoutW;
output reg[4:0] wriregW;

always@(posedge clk)begin
regwriW=regwriM;memtoregW=memtoregM;readdataW=readdataM;aluoutW=aluoutM;wriregW=wriregM;
end

endmodule
```

سپس کد قسمت هایی که در کتاب موجود نبودند را میبینیم:

کد ALU: که یک حالت جدید برای پشتیبانی از دستور addi
در آن قرار داده ام که ورودی دوم که imm است را به خروجی
ببرد.

```
timescale 1ns / 1ps
module ALU(a,b,control,out);
input[31:0] a,b;
input[2:0] control;
output reg[31:0] out;
always@(a or b)begin
    if(control==3'b10)
        out=a+b;
    else if(control==3'b11)
        out=b;
    else if(control==3'b110)
        out=a-b;
    else if(control==3'b0)
        out=a & b;
    else if(control==3'b1)
        out=a | b;
    else if(control==3'b111)
        out=(a<b)? 1:0;
endmodule
```

کد ALU control: همچنین این واحد برای کنترل ALU است که دو بیت از واحد کنترلی اصلی میگیرد و با استفاده از آن و func موجود در دستور، ALU را کنترل میکند.

#### timescale 1ns / 1ps module Control(opcode,RegWr,MemtoReg,MemWr,ALUopc,ALUsrc,RegDst,Branch); input[5:0] opcode; output reg RegWr,MemtoReg,MemWr,ALUsrc,RegDst,Branch; output reg[1:0] ALUopc; always@(opcode)begin RegWr=(opcode==0)? 1: (opcode==6'b100011)? 1: (opcode==6'b1000)? 1:0; MemtoReg=(opcode==6'b100011)? 1:0; MemWr=(opcode==6'b101011)? 1:0; ALUsrc=(opcode==6'b100011)? 1: (opcode==6'b101011)? 1: (opcode==6'b1000)? 1:0; RegDst=(opcode==0)? 1:0; Branch=(opcode==6'b100)? 1:0; ALUopc[0]=(opcode==6'b100)? 1: (opcode==6'b1000)?1:0; ALUopc[1]=(opcode==0)? 1: (opcode==6'b1000)?1:0;

endmodule

## کد واحد کنترلی اصلی: برای دستور addi تنها لازم است ALUopc برای این دستور هر دو ۱ شوند.

کد Hazard unit در ابتدا سیگنال های کنترلی رجیستر های پایپ لاین و select ماکس ها باید صفر باشند تا دستور ابتدایی به درستی اجرا شوند. سپس با توجه به ورودی ها، مقادیر forward ها تنظیم میشوند.

### در انتها تمام قسمت های موجود در فایل mips به یکدیگر متصل میشوند.

```
timescale 1ns / 1ps
module MIPS(input clk);
wire pcsrcD;
wire[31:0] pcplus4F,pcplus4D;
wire[31:0] pcBranchD;
wire[31:0] pcinput,pcF;
Mux2to1#(32) mux_pc(pcplus4D, pcBranchD, pcsrcD, pcinput);
wire stallF;
Program_counter pc(clk, stallF, pcinput,
                                          pcF);
Ins mem instruction memory(pcF, insF);
Adder addpc(pcF, 4, pcplus4F);
wire stallD;
Reg_IF reg_if_id(clk, pcsrcD, stallD, insF, pcplus4F, insD, pcplus4D);
wire regwriteW;
wire[4:0] writeregW;
wire[31:0] resultW,readdata1D,readdata2D;
regfile register_file(clk, regwriteW, insD[25:21], insD[20:16], writeregW, resultW, readdata1D,readdata2D);
wire[31:0] aluoutM,eq_srcA,eq_srcB;
wire ForwardAD, ForwardBD;
Mux2to1#(32) mux_forwardAD(readdata1D, aluoutM, ForwardAD, eq_srcA);
Mux2to1#(32) mux_forwardBD(readdata2D, aluoutM, ForwardBD, eq_srcB);
wire equalD, BranchD;
assign equalD=(eq_srcA==eq_srcB)? 1:0;
assign pcsrcD=(equalD & BranchD)? 1:0;
```

```
wire regwriteD,memtoregD,memwriteD,alusrcD,regdstD;
wire[1:0] aluopc;
Control control_unit(insD[31:26], regwriteD, memtoregD, memwriteD, aluopc, alusrcD, regdstD, BranchD);
 wire[31:0] signimmD;
signextend se(insD[15:0], signimmD);
wire[31:0] wirebranch_pc;
SL2 shiftlefttwo(signimmD, wirebranch_pc);
Adder add_branch(wirebranch_pc, pcplus4D, pcBranchD);
wire regwriteE,memtoregE,memwriteE,alusrcE,regdstE;
 wire[2:0] aluconE;
wire[4:0] rsE,rtE,rdE;
Reg_ID register_id_ex(clk, flushE, regwriteD, memtoregD, memwriteD, alucontrolD, alusrcD, regdstD, insD[25:21], insD[20:16], insD[15:11], signimmD, regwriteE, memtoregE, memwriteE, aluconE, readdata1E, readdata2E, rsE, rtE, rdE, immE);
                                                                                                                              readdata1D, readdata2D,
wire[4:0] writeregE;
 Mux2to1#(5) mux_regdst(rtE, rdE, regdstE, writeregE);
wire[1:0] ForwardAE;
Mux3to1#(32) mux_forwardAE(readdata1E, resultW, aluoutM, ForwardAE, srcAE);
```

```
Muxicolff(32) mux_alusrc(writedataE, immE, alusrcE, srcBE);

wire[31:0] aluoutE;

ALU alu(srcAE, srcBE, aluconE, aluoutE);

wire regwritcM, memtoregM, memvritcM;

wire[31:0] writedataM;

wire[31:0] writeregM;

kire[31:0] writeregM;

memwritcM, aluoutM, writedataM, writeregM);

memwritcM, aluoutM, writedataM, writeregM);

prediction of season of
```

در انتها برای فایل یک تست بنچ مینویسیم که تنها ورودی آن clk است.

### برای بررسی ، باید یک سری دستورات را در ins\_mem ذخیره کنیم.

```
module Ins_mem(input [31:0] a, output [31:0] rd);
   assign rd = RAM[a];
   initial RAM[4]=32'b00100000000001100000000000001100;
   initial RAM[16]=32'b000000000110010000010100000100100;
   initial RAM[20]=32'b00000000101001000010100000100000;
   initial RAM[28]=32'b00000000011001000010000000101010;
   initial RAM[40]=32'b00000000111000100010000000101010;
   initial RAM[44]=32'b00000000100001010011100000100000;
   initial RAM[52]=32'b101011000110011100000000001000100;
   initial RAM[56]=32'b1000110000000010000000001010000;
   initial RAM[68]=32'b10001100000010010000000001010000;
   initial RAM[76]=32'b10101100000000100000000001010100;
endmodule
```

برای آنکه دستور Sw بعد از lw را بررسی کنیم ابتدا لازم است یک رجیستر را مقدار دهی کنیم و محتویات آن را در جایی از حافظه ذخیره کنیم. سپس عدد ذخیره شده در حافظه را ابتدا در یک رجیستر load میکنیم و سپس همان محتویات را در جای دیگر حافظه ذخیره میکنیم.

محتویات رجیستر ها و حافظه اصلی پس از اجرای دستورات به این شکل است:

