


ابتدا لازم است datapath تغییر کند تا بتوانیم دستور **sw** که پس از **lw** میاید و **data dependency** دارند را هندل کنیم:



برای اینکه متوجه دستور **sw** پس از **lw** شویم لازم است شروط زیر توسط Hazard Unit شناسایی شود:

۱. سیگنال **MemToReg** برای دستوری که در **WB** قرار دارد باید فعال باشد.
۲. سیگنال **MemWrite** باید برای دستوری که در **Mem** قرار دارد فعال باشد.
۳. همچنین باید رجیستری که دستور **lw** میخواند در آن بنویسد، با رجیستری که دستور **sw** میخواند از آن بخواند یکسان باشد.

در صورت ارضا شدن این شروط، لازم است تا mux ای که در ورودی **data memory** قرار دارد، داده ای که دستور **lw** میخواند در رجیستر مورد نظر بنویسد را در حافظه ذخیره کند.

ابتدا کد رجیستر های پایپ لاین را مشاهده میکنیم: در هر رجیستر لازم است تا در لبه های بالارونده هر کلاک محتوا های ورودی و به خروجی ها متصل شوند.البته اگر stall فعال نباشد یا flush نیاز نباشد.

رجیستر ۱

```
1 | timescale 1ns / 1ps
2
3 | module Reg_IF(clk,clr,stall,insF,pcp4,insD,out_pcp4
4 | );
5 | input clk,clr,stall;
6 | input[31:0] insF,pcp4;
7 | output reg[31:0] insD,out_pcp4;
8
9 | always@(posedge clk)begin
10 |     if(clr)begin
11 |         insD = 0;
12 |         out_pcp4= 0;
13 |     end
14 |     else if(~stall)begin
15 |         insD = insF;
16 |         out_pcp4 = pcp4;
17 |     end
18 |
19 | end
20
21 | endmodule
```

رجیستر ۲

```
1 | timescale 1ns / 1ps
2
3 | module Reg_ID(clk,clr,regwriD,memtoregD,memwriD,aluconD,alusrcD,regdstD,r1D,r2D,rsD,rtD,rdD,immD,regwriE,memtoregE,memwriE,aluconE,alusrcE,regdstE,r1E,r2E,rsE,rtE,rdE,immE)
4 | );
5 | input clk,clr,regwriD,memtoregD,memwriD,alusrcD,regdstD;
6 | input [2:0] aluconD;
7 | input[31:0] r1D,r2D,immD;
8 | input[4:0] rsD,rtD,rdD;
9 | output reg regwriE,memtoregE,memwriE,alusrcE,regdstE;
10 | output reg[2:0] aluconE;
11 | output reg[31:0] r1E,r2E,immE;
12 | output reg[4:0] rsE,rtE,rdE;
13
14 | always@(posedge clk)begin
15 |     if(clr)begin
16 |         regwriE=0;memtoregE=0;memwriE=0;aluconE=0;alusrcE=0;regdstE=0;r1E=0;r2E=0;immE=0;rsE=0;rtE=0;rdE=0;
17 |     end
18 |     else begin
19 |         regwriE=regwriD;memtoregE=memtoregD;memwriE=memwriD;aluconE=aluconD;alusrcE=alusrcD;regdstE=regdstD;r1E=r1D;r2E=r2D;immE=immD;rsE=rsD;rtE=rtD;rdE=rdD;
20 |     end
21 |
22 | end
23
24 | endmodule
```

### رجیستر ۳

```
1 timescale 1ns / 1ps
2
3 module Reg_EX(clk,regwriE,memtoregE,memwriE,aluoutE,wridataE,wriregE,regwriM,memtoregM,memwriM,aluoutM,wridataM,wriregM
4 );
5 input clk,regwriE,memtoregE,memwriE;
6 input[31:0] aluoutE,wridataE;
7 input[4:0] wriregE;
8 output reg regwriM,memtoregM,memwriM;
9 output reg[31:0] aluoutM,wridataM;
10 output reg[4:0] wriregM;
11
12 always@(posedge clk)begin
13     regwriM=regwriE;memtoregM=memtoregE;memwriM=memwriE;aluoutM=aluoutE;wridataM=wridataE;wriregM=wriregE;
14 end
15
16 endmodule
```

### رجیستر ۴

```
1 timescale 1ns / 1ps
2
3 module Reg_M(clk,regwriM,memtoregM,readdataM,aluoutM,wriregM,regwriW,memtoregW,readdataW,aluoutW,wriregW
4 );
5 input clk,regwriM,memtoregM;
6 input[31:0] readdataM,aluoutM;
7 input[4:0] wriregM;
8 output reg regwriW,memtoregW;
9 output reg[31:0] readdataW,aluoutW;
10 output reg[4:0] wriregW;
11
12 always@(posedge clk)begin
13     regwriW=regwriM;memtoregW=memtoregM;readdataW=readdataM;aluoutW=aluoutM;wriregW=wriregM;
14 end
15
16
17 endmodule
```

سپس کد قسمت هایی که در کتاب موجود نبودند را میبینیم:

**کد ALU:** که یک حالت جدید برای پشتیبانی از دستور addi در آن قرار داده ام که ورودی دوم که imm است را به خروجی ببرد.

```
1 `timescale 1ns / 1ps
2 module ALU(a,b,control,out);
3   input[31:0] a,b;
4   input[2:0] control;
5   output reg[31:0] out;
6
7   always@(a or b)begin
8     if(control==3'b10)
9       out=a+b;
10    else if(control==3'b11)
11      out=b;
12    else if(control==3'b110)
13      out=a-b;
14    else if(control==3'b0)
15      out=a & b;
16    else if(control==3'b1)
17      out=a | b;
18    else if(control==3'b111)
19      out=(a<b)? 1:0;
20  end
21
22 endmodule
```

**کد ALU control:** همچنین این واحد برای کنترل ALU است که دو بیت از واحد کنترلی اصلی میگیرد و با استفاده از آن و func موجود در دستور، ALU را کنترل میکند.

```
1 | timescale 1ns / 1ps
2
3 module ALU_control(Aluop,func,out);
4   input[1:0] Aluop;
5   input[5:0] func;
6   output reg[2:0] out;
7
8   always@(Aluop or func)begin
9     if(Aluop==0)
10      out=3'b010;
11    else if(Aluop==1)
12      out=3'b110;
13    else if(Aluop==2'b11)
14      out=3'b11;
15    else begin
16      if(func[3:0]==4'b0)
17        out=3'b010;
18      else if(func[3:0]==4'b10)
19        out=3'b110;
20      else if(func[3:0]==4'b100)
21        out=3'b0;
22      else if(func[3:0]==4'b101)
23        out=3'b001;
24      else if(func[3:0]==4'b1010)
25        out=3'b111;
26    end
27  end
28 end
29
30 endmodule
31
```

```

1 | timescale 1ns / 1ps
2 | module Control(opcode,RegWr,MemtoReg,MemWr,ALUopc,ALUsrc,RegDst,Branch);
3 | input[5:0] opcode;
4 | output reg RegWr,MemtoReg,MemWr,ALUsrc,RegDst,Branch;
5 | output reg[1:0] ALUopc;
6 |
7 | always@(opcode)begin
8 |     RegWr=(opcode==0)? 1:
9 |         (opcode==6'b100011)? 1:
10 |         (opcode==6'b1000)? 1:0;
11 |     MemtoReg=(opcode==6'b100011)? 1:0;
12 |     MemWr=(opcode==6'b101011)? 1:0;
13 |     ALUsrc=(opcode==6'b100011)? 1:
14 |         (opcode==6'b101011)? 1:
15 |         (opcode==6'b1000)? 1:0;
16 |     RegDst=(opcode==0)? 1:0;
17 |     Branch=(opcode==6'b100)? 1:0;
18 |     ALUopc[0]=(opcode==6'b100)? 1:
19 |         (opcode==6'b1000)?1:0;
20 |     ALUopc[1]=(opcode==0)? 1:
21 |         (opcode==6'b1000)?1:0;
22 | end
23 |
24 | endmodule

```

کد واحد کنترلی اصلی:

برای دستور addi تنها لازم

است ALUopc برای این

دستور هر دو ۱ شوند.

کد Hazard unit: در ابتدا سیگنال های کنترلی رجیستر های پایپ لاین و select ماکس ها باید صفر باشند تا دستور ابتدایی به درستی اجرا شوند. سپس با توجه به ورودی ها، مقادیر forward ها تنظیم میشوند.

```

1 | timescale 1ns / 1ps
2 |
3 | module Hazard_Unit(input regwriteW, memtoRegW, regwriteM, memtoRegM, memwriteM, regwriteE, memtoRegE, branchD,
4 |                   input[4:0] writeregW, writeregM, writeregE, rtE, rsE, rtD, rsD,
5 |                   output reg forwardM, flushE, forwardAD, forwardBD, stallD, stallF,
6 |                   output reg [1:0] forwardAE, forwardBE
7 | );
8 |
9 | initial begin
10 |     forwardM = 0;
11 |     flushE = 0;
12 |     forwardAD = 0;
13 |     forwardBD = 0;
14 |     stallD = 0;
15 |     stallF = 0;
16 |     forwardAE = 0;
17 |     forwardBE = 0;
18 | end
19 |
20 | always@(regwriteW or memtoRegW or regwriteM or memtoRegM or memwriteM or regwriteE or memtoRegE or branchD or writeregW or writeregM or writeregE or rtE or rsE or rtD or rsD)
21 |     forwardM=(writeregW==writeregM & memtoRegW==1 & memwriteM==1)? 1:0;
22 |
23 |     forwardAE=(regwriteM==1 & writeregM!=0 & writeregM==rsE)? 1:0;
24 |     (regwriteW==1 & writeregW!=0 & writeregM==rsE & writeregW==rsE)? 1:0;
25 |     forwardBE=(regwriteM==1 & writeregM!=0 & writeregM==rtE)? 1:0;
26 |     (regwriteW==1 & writeregW!=0 & writeregM==rtE & writeregW==rtE)? 1:0;
27 |
28 |     forwardAD=(regwriteM==1 & writeregM==rsD)?1:0;
29 |
30 |     forwardBD=(regwriteM==1 & writeregM==rtD)?1:0;
31 |
32 |     stallD=(memtoRegE==1 & regwriteE==1 & (writeregE==rsD | writeregE==rtD) )? 1:0;
33 |     stallF=(stallD==1)? 1:0;
34 |     flushE=(stallD==1)? 1:0;
35 | end
36 | endmodule

```

در انتها تمام قسمت های موجود در فایل **mips** به یکدیگر متصل میشوند.

```
1 timescale 1ns / 1ps
2 module MIPS(input clk);
3
4 wire pcsrcD;
5 wire[31:0] pcplus4F,pcplus4D;
6 wire[31:0] pcBranchD;
7 wire[31:0] pcinput,pcF;
8
9 Mux2to1#(32) mux_pc(pcplus4D, pcBranchD, pcsrcD, pcinput);
10
11 wire stallF;
12 Program_counter pc(clk, stallF, pcinput, pcF);
13
14 wire[31:0] insF;
15 Ins_mem instruction_memory(pcF, insF);
16
17 Adder addpc(pcF, 4, pcplus4F);
18
19 wire stallD;
20 wire[31:0] insD;
21 Reg_IF reg_if_id(clk, pcsrcD, stallD, insF, pcplus4F, insD, pcplus4D);
22
23 wire regwriteW;
24 wire[4:0] writeregW;
25 wire[31:0] resultW,readdata1D,readdata2D;
26 regfile register_file(clk, regwriteW, insD[25:21], insD[20:16], writeregW, resultW, readdata1D,readdata2D);
27
28 wire[31:0] aluoutM,eq_srcA,eq_srcB;
29 wire ForwardAD,ForwardBD;
30 Mux2to1#(32) mux_forwardAD(readdata1D, aluoutM, ForwardAD, eq_srcA);
31 Mux2to1#(32) mux_forwardBD(readdata2D, aluoutM, ForwardBD, eq_srcB);
32
33 wire equalD,BranchD;
34 assign equalD=(eq_srcA==eq_srcB)? 1:0;
35 assign pcsrcD=(equalD & BranchD)? 1:0;
36
37 wire regwriteD,memtoregD,memwriteD,alusrcD,regdstD;
38 wire[1:0] aluopc;
39 Control control_unit(insD[31:26], regwriteD, memtoregD, memwriteD, aluopc, alusrcD, regdstD, BranchD);
40
41 wire[2:0] alucontrolD;
42 ALU_control alucontrol(aluopc, insD[5:0], alucontrolD);
43
44 wire[31:0] signimmD;
45 signextend se(insD[15:0], signimmD);
46
47 wire[31:0] wirebranch_pc;
48 SL2 shiftrighttwo(signimmD, wirebranch_pc);
49
50 Adder add_branch(wirebranch_pc, pcplus4D, pcBranchD);
51
52
53 wire flushE;
54
55 wire regwriteE,memtoregE,memwriteE,alusrcE,regdstE;
56 wire[2:0] aluconE;
57 wire[4:0] rsE,rtE,rdE;
58 wire[31:0] immE,readdata1E,readdata2E;
59 Reg_ID register_id_ex(clk, flushE, regwriteD, memtoregD, memwriteD, alucontrolD, alusrcD, regdstD, readdata1D, readdata2D,
60 insD[25:21], insD[20:16], insD[15:11], signimmD, regwriteE, memtoregE, memwriteE, aluconE, alusrcE, regdstE,
61 readdata1E, readdata2E, rsE, rtE, rdE, immE);
62
63 wire[4:0] writeregE;
64 Mux2to1#(5) mux_regdst(rtE, rdE, regdstE, writeregE);
65
66
67 wire[1:0] ForwardAE;
68 wire[31:0] srcAE;
69 Mux3to1#(32) mux_forwardAE(readdata1E, resultW, aluoutM, ForwardAE, srcAE);
70
71
```

```

77 Mux2to1#(32) mux_alusrc(writedataE, immE, alusrcE, srcBE);
78
79 wire[31:0] aluoutE;
80 ALU alu(srcAE, srcBE, aluconE, aluoutE);
81
82 wire regwriteM, memtoeregM, memwriteM;
83 wire[31:0] writedataM;
84 wire[4:0] writeregM;
85 Reg_EX register_ex_mem(clk, regwriteE, memtoeregE, memwriteE, aluoutE, writedataE, writeregE, regwriteM, memtoeregM,
86     memwriteM, aluoutM, writedataM, writeregM);
87
88
89 wire[31:0] readdataW, output_mux_mem;
90 wire ForwardM;
91 Mux2to1#(32) mux_memory(writedataM, readdataW, ForwardM, output_mux_mem);
92
93 reg[31:0] save_reg;
94 always@(posedge clk)
95     save_reg <= output_mux_mem;
96
97
98 wire[31:0] readdataM;
99 Data_mem data_memory(clk, memwriteM, aluoutM, save_reg, readdataM);
100
101
102 wire memtoeregW;
103 wire[31:0] aluoutW;
104 Reg_M register_mem_wb(clk, regwriteM, memtoeregM, readdataM, aluoutM, writeregM, regwriteW, memtoeregW, readdataW, aluoutW, writeregW);
105
106
107 Mux2to1#(32) muxWB(aluoutW, readdataW, memtoeregW, resultW);
108
109 Hazard_Unit hazard_unit(regwriteW, memtoeregW, regwriteM, memtoeregM, memwriteM, regwriteE, memtoeregE, BranchD,
110     writeregW, writeregM, writeregE, rtE, rsE, insD[20:16], insD[25:21],
111     ForwardM, flushE, ForwardAD, ForwardBD, stallD, stallF, ForwardAE, ForwardBE);
112
113 endmodule

```

```

1 timescale 1ns / 1ps
2
3 module TB;
4     reg clk;
5
6     MIPS uut (
7         .clk(clk)
8     );
9
10    initial begin
11        clk = 0;
12        forever #5 clk=~clk;
13    end
14
15
16 endmodule

```

در انتها برای فایل یک تست بنچ مینویسیم که تنها ورودی آن clk است.

برای بررسی ، باید یک سری دستورات را در ins\_mem ذخیره کنیم.

```

1 timescale 1ns / 1ps
2 module Ins_mem(input [31:0] a, output [31:0] rd);
3     reg [31:0] RAM[127:0];
4     assign rd = RAM[a];
5
6     initial RAM[0]=32'b001000000000010000000000000101; //addi $v0, $zero, 0x0005 #v0=0x5
7     initial RAM[4]=32'b0010000000000110000000000001100; //addi $v1, $zero, 0x000C #v1=0xc
8     initial RAM[8]=32'b0010000001100111111111111110111; //addi $a3, $v1, 0xFFFF7 #a3=0x10003
9     initial RAM[12]=32'b0000000011100010001000000100101; //or $a0, $a3, $v0 #a0=0x10007
10    initial RAM[16]=32'b0000000011001000010100000100100; //and $a1, $v1, $a0 #a1=0x4
11    initial RAM[20]=32'b0000000010100100001010000100000; //add $a1, $a1, $a0 #a1=0x1000B
12    initial RAM[24]=32'b0001000010100111000000000001010; //beq $a1, $a3, 0x000A #a1=0x1000B != $a3=0x10003 => not taken
13    initial RAM[28]=32'b0000000011001000010000000101010; //slt $a0, $v1, $a0 #a0=1
14    initial RAM[32]=32'b0001000010000000000000000000001; //beq $a0, $zero, 0x0001 #not taken
15    initial RAM[36]=32'b0010000000001010000000000000000; //addi $a1, $zero, 0x0000 #a1=0x0
16    initial RAM[40]=32'b0000000011100010001000000101010; //slt $a0, $a3, $v0 #a0=0
17    initial RAM[44]=32'b00000000100001010011100000100000; //add $a3, $a0, $a1 #a3=0x0
18    initial RAM[48]=32'b00000000111000100011100000100010; //sub $a3, $a3, $v0 #a3=0xFFFFFFF
19    initial RAM[52]=32'b1010110001100011000000001000100; //sw $a3, 0x0044, $v1 #mem[80]=0xFFFFFFF
20    initial RAM[56]=32'b1000110000000010000000000101000; //lw $v0, 0x0050, $zero #v0=mem[80]=0xFFFFFFF
21    initial RAM[60]=32'b000010000000000000000000010001; //j 0x0011 #JUMP 68
22    initial RAM[64]=32'b0010000000001000000000000000001; //addi $v0, $zero, 0x0001 #doesnt run
23    initial RAM[68]=32'b1000110000001001000000000101000; //lw $t1, 0x0050, $zero #t1=mem[80]=0xFFFFFFF
24    initial RAM[72]=32'b1010110000001001000000000101100; //sw $t1, 0x0058, $zero #mem[88]=$t1=0xFFFFFFF
25    initial RAM[76]=32'b1010110000000010000000000101010; //sw $v0, 0x0054, $zero #mem[84]=$v0=0xFFFFFFF
26
27 endmodule

```

برای آنکه دستور Sw بعد از lw را بررسی کنیم ابتدا لازم است یک رجیستر را مقدار دهی کنیم و محتویات آن را در جایی از حافظه ذخیره کنیم. سپس عدد ذخیره شده در حافظه را ابتدا در یک رجیستر load میکنیم و سپس همان محتویات را در جای دیگر حافظه ذخیره میکنیم.

محتویات رجیستر ها و حافظه اصلی پس از اجرای دستورات به این شکل است:

