
DL-CA Lab-2
Project 07
Single cycle Processor

گروه ۲: شمیسا آشکار ۹۹۲۴۳۰۱۲ نازنین نوراللهی ۹۹۲٤۳۰۷۲ محمدرضا عسگری ۹۹۲۴۳۱۰۸

طراحی Datapath پردازنده تک سیکل:



در ابتدا program counter قرار دارد که در لبه های بالارونده کلاک آدرس مکانی که باید دستور بعدی از آن خوانده شود را روی خروجی خود قرار میدهد که در ابتدا به خانه صفر حافظه im اشاره میکند. در دفعه های بعدی در هر کلاک یک واحد زیاد شده یا طبق دستورات وارد شده پردازنده در صورت وجود jump و همچنین taken بودن آن،آدرس جدیدی در pc قرار خواهد گرفت.

حافظه im آدرس ورودی را گرفته و بیت های دستور را روی بیت لاین قرار میدهد. سپس آن بخش های بیت ها که مربوط به بخش های مختلف نظیر read register ها در rm و همچنین write register و قسمت imm و آدرس jump ، است تقسیم بندی میشود.

بخش imm برای دستورات load & store با imm دستورات دیگر تفاوت دارد برای همین در بخش انتخاب نشد. imm یک mux قرار دارد که از میان آنها انتخاب کند.

این imm در صورت load یا store بودن دستور لازم است تا روی آدرس ورودی dm قرار گیرد تا از حافظه اصلی داده خوانده شود یا نوشته شود.

واحد alu دو ورودی خود را پردازش کرده و علاوه بر نمایش حاصل آنها ، flag ها را نیز تحت تاثیر خود قرار میدهد. این flag ها برای بررسی taken بودن jump های شرطی مورد بررسی قرار میگیرد. سیگنال های این flag ها بر اساس شرط هر jump خاص، وارد یک wux به ۱ میشوند. شرط های دستورات بدین صورت است:

```
Je => if (zf==1)

Jb => if (cf==1)

Ja => if (cf==zf==0)

Jl => if (sf != of)

Jg => if (sf == of)&&(zf == 0)

Jmp => no condition (always taken)
```

که این شرط ها با گیت های منطقی پیاده سازی شده اند.(در صورت غیر jump بودن دستور ورودی، واحد کنترلی مقدار سلکتور این مالتی پلکسر را ۶ قرار داده که مقدار صفر در آن قرار دارد و پرش رخ نمیدهد. همچنین در صورت jmp بودن دستور، همیشه ۱ روی خروجی میرود و پرش همیشه رخ میدهد.)

سلکتور این ماکس از واحد کنترلی گرفته میشود که واحد کنترلی با opcode هر دستور بررسی میکند که کدام jump روی ورودی قرار گرفته است. سپس سیگنال taken بودن این jump انتخاب شده و به mux انتخاب کننده pc قدیمی یا ادرس جدید حافظه دستورات که از jump گرفته شده است، میرود.

سیگنال های واحد کنترلی:

ор	9	8	7	6	5	4	3	2	1	0	Alusrc	mmtoreg	regwri	memred	memwrite	jum[2:0]	l_s	aluop[3:0]
add	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0	6	0	1
and	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	6	0	2
sub	0	0	0	0	0	0	0	0	1	1	0	0	1	0	0	6	0	3
or	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	6	0	4
xor	0	0	0	0	0	0	0	1	0	1	0	0	1	0	0	6	0	5
move	0	0	0	0	0	0	0	1	1	0	0	0	1	0	0	6	0	6
not	0	0	0	0	0	0	1	0	0	0	Х	0	1	0	0	6	0	8
sar	0	0	0	0	0	0	1	0	0	1	1	0	1	0	0	6	0	9
slr	0	0	0	0	0	0	1	0	1	0	1	0	1	0	0	6	0	10
sal	0	0	0	0	0	0	1	0	1	1	1	0	1	0	0	6	0	11
sll	0	0	0	0	0	0	1	1	0	0	1	0	1	0	0	6	0	12
rol	0	0	0	0	0	0	1	1	0	1	1	0	1	0	0	6	0	13
ror	0	0	0	0	0	0	1	1	1	0	1	0	1	0	0	6	0	14
inc	0	0	0	0	0	0	1	1	1	1	Χ	0	1	0	0	6	0	15
dec	0	0	0	0	0	1	0	0	0	0	Χ	0	1	0	0	6	0	7
nop	0	0	0	0	0	0	0	0	0	0	Х	0	0	0	0	6	0	0
comp	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	6	0	3
je	1	0	0	0	0	Χ	Χ	Χ	-	-	Х	0	0	0	0	8:5	0	0
jb	1	0	0	0	1	Χ	Χ	Χ	-	-	Х	0	0	0	0	8:5	0	0
ja	1	0	0	1	0	Χ	Χ	Χ	-	-	Х	0	0	0	0	8:5	0	0
jl	1	0	0	1	1	Χ	Χ	Χ	-	-	Х	0	0	0	0	8:5	0	0
jg	1	0	1	0	0	Χ	Х	Х	-	-	Х	0	0	0	0	8:5	0	0
jmp	1	0	1	0	1	Χ	Х	Χ	-	-	Х	0	0	0	0	8:5	0	0
li	1	1	0	0	0	Х	Х	Х	-	-	Х	0	1	0	0	6	1	6
lm	1	1	0	0	1	Х	Х	Х	-	-	Х	1	1	1	0	6	1	0
sm	1	1	0	1	0	Х	Х	Х	-	-	Х	0	0	0	1	6	1	0

کد Control Unit:

```
module Control(op, AluSrc, MemToReg, RegWrite, MemRead, MemWrite, Jump, LS, Aluop);
    input[9:0] op;
    output reg AluSrc;
    output reg MemToReg;
    output reg RegWrite;
    output reg MemRead;
    output reg MemWrite;
    output reg [2:0] Jump;
    output reg LS;
    output reg [3:0] Aluop;
always@(op)begin
    if(op[9]==0)begin
        AluSrc = (op[3]==1)? 1 : 0;
        MemToReg = 0;
        RegWrite =(op==0)? 0:
                    (op[4:2]==3'b101)? 0:1;
        MemRead = 0;
        MemWrite
        Jump = 6;
        LS = 0;
        if(op[4]==0)
            Aluop=op[3:0];
        else if(op[4]==1)
            Aluop=(op[3:0]==0)? 7:3;
    else if(op[9]==1)begin
        AluSrc = 0;
        MemToReg =(op[8:5]==4'b1001)? 1:0;
        RegWrite =(op[8:5]==4'b1001)? 1:
                    (op[8:5]==4'b1000)? 1:0;
        MemRead =(op[8:5]==4'b1001)? 1:0;
        MemWrite
                    =(op[8:5]==4'b1010)? 1:0;
        Jump = (op[8]==1)? 6: op[8:5];
        LS = (op[8] == 1)? 1:0;
        Aluop = (op[8:5] = 4'b1000)? 6:0;
andmodula
```

1 `timescale 1ns / 1ps 2 3 module Instruction_Memory(Address, Read_data); 4 input[7:0] Address; 5 output[15:0] Read_data; 6 reg[15:0] Mem[255:0]; 7 8 assign Read_data = Mem[Address]; 9 10 endmodule

: Instruction Memory کد

: Register File ک

```
timescale 1ns / 1ps
module Register_Bank(clk, RegWrite, ReadReg1, ReadReg2, WriteReg, Write_data, Read_data1, Read_data2);
    input RegWrite;
    input[2:0] ReadReg1;
    input[2:0] ReadReg2;
    input[2:0] WriteReg;
    input[7:0] Write_data;
    output[7:0] Read_data1;
    output[7:0] Read_data2;
   reg[7:0] Registers[7:0];
    assign Read_data1=Registers[ReadReg1];
    assign Read_data2=Registers[ReadReg2];
    always@(posedge clk)begin
       if(RegWrite==1)
            Registers[WriteReg] = Write_data;
endmodule
```

کد ALU:

```
module alu_8bit(a, b, func, zf, of, cf, sf, res);
input[7:0] a,b;
input[3:0] func;
                                                                4:begin
output reg zf,of,cf,sf;
                                                                    res = a \mid b;
output reg[7:0] res;
                                                                    sf= res[7];
                                                                    zf=(res==0)? 1 : 0;
always @(func or a or b) begin
                                                                    of = 0;
    case(func)
                                                                    cf = 0;
                                                                 end
    0:res=0;
                                                                5:begin
    1:begin
                                                                    res = a ^ b;
        \{cf,res\} = a + b;
        sf= res[7];
                                                                    sf= res[7];
       zf=(res==0)? 1 : 0;
                                                                    zf=(res==0)? 1 : \overline{0};
        of=(res[7]!=(a[7]==b[7]))? 1:0;
                                                                    of = 0;
     end
                                                                    cf = 0;
                                                                 end
     2:begin
        res = a & b;
                                                                6: res=b;
        sf= res[7];
        zf=(res==0)? 1 : 0;
       of = 0;
                                                                7:begin
     end
                                                                    \{cf,res\} = a - 1;
                                                                    sf= res[7];
                                                                    zf=(res==0)? 1 : 0;
    3:begin
                                                                    of=(res[7]!=(a[7]==b[7]))? 1 : 0;
        \{cf,res\} = a - b;
                                                                 end
        sf= res[7];
        zf=(res==0)? 1 : 0;
        of=(res[7]!=(a[7]==b[7]))? 1 : 0;
                                                                 8: res=~a;
```

```
13:begin
9:begin
                                                    res= {a, a} >> b[2:0];
   \{res[6:0], cf\} = a >> b;
                                                    of = (res[7] != a[7])? 1 : 0;
   res[7] = a[7];
                                                    cf = res[7];
  of=0;
                                                    sf = res[7];
  sf = res[7];
                                    110
                                                    zf =(res==0)? 1 : 0;
  zf=(res==0)? 1 : 0;
                                                 end
end
                                    113
10:begin
                                    114
                                                 14:begin
  {res, cf} = a >> b;
                                    115
                                                    res= {a, a} << b[2:0];
  of = (res[7] != a[7])? 1 : 0;
                                                    of = (res[7] != a[7])? 1 : 0;
                                    116
  sf = res[7];
                                                    cf = res[7];
  zf=(res==0)? 1 : 0;
                                                    sf = res[7];
end
                                                    zf =(res==0)? 1 : 0;
                                    120
                                                 end
11:begin
  {cf, res} = a << b;
  of = (res[7] != a[7])? 1 : 0;
                                                 15:begin
  sf = res[7];
                                                    \{cf,res\} = a + 1;
   zf=(res==0)? 1 : 0;
                                    125
                                                    sf= res[7];
end
                                                    zf=(res==0)? 1 : 0;
                                                    of=(res[7]!=(a[7]==b[7]))? 1 : 0;
12:begin
                                           endcase
  {cf, res} = a << b;
                                    129
  of = (res[7] != a[7])? 1 : 0;
  sf = res[7];
  zf=(res==0)? 1 : 0;
                                           endmodule
end
```

: Data Memory کد

```
1    `timescale 1ns / 1ps
2
3    module Program_counter(clk, in, out);
4    input clk;
5    input [7:0] in;
6    output reg[7:0] out;
7
8    integer i;
9    initial i=0;
10
11    reg[7:0] pc;
12    always@(posedge clk)begin
13    if(i==0)begin
14    out = 0;
15    i = 1;
16    end
17    end
18    pc = in;
19    out = pc;
20    end
21    end
22    endmodule
```

: Program Counter ک

```
1    `timescale 1ns / 1ps
2
3    module Mux2to1_8bit(a,b,sel,out);
4    input[7:0] a,b;
5    input sel;
6    output reg[7:0] out;
7
8    always @(sel or a or b) begin
9         case(sel)
10         0:    out=a;
11         1:    out=b;
12         endcase
13    end
14
15    endmodule
```

کد Mux2to1 : در بعضی قسمت های Mux2to1 در بعضی ماکس مورد نیاز ما ۳ بیت یا ۸ بیت بوده است که برای نمونه کد یکی از آنها را قرار میدهیم.

```
1    `timescale 1ns / 1ps
2
3    module Mux7to1_1bit(a,b,c,d,e,sel,out);
4    input a,b,c,d,e;
5    input[2:0] sel;
6    output reg out;
7
8    always @(sel or a or b or c or d or e) begin
9         case(sel)
10         0:    out=a;
11         1:    out=b;
12         2:    out=c;
13         3:    out=d;
14         4:    out=e;
15         5:    out=1;
16         6:    out=0;
17         endcase
18    end
19    endmodule
```

: Mux7to1 ک

```
1  `timescale 1ns / 1ps
2
3  module Add(a, out);
4  input[7:0] a;
5  output [7:0] out;
6
7  assign out=a+1;
8
9  endmodule
```

: Adder pc ک

در نهایت لازم است تا از بخش های مختلف ساخته شده، نمونه سازی کرد و در یک فایل نهایی wire های لازم را وصل کرد تا cpu نهایی ساخته شود. تنها ورودی آن کلاک است.

```
module CPU(input clk);
    wire [7:0] newpc_in;
    wire [7:0] newpc_out;
    Program_counter pc(clk, newpc_in, newpc_out);
     Instruction_Memory im(newpc_out, instruction);
wire alusrc,memtoreg,regwrite,memread,memwrite,load_store;
     wire[2:0] jump_type_wire;
   wire[3:0] aluop;
  Control control_unit(instruction[15:6], alusrc, memtoreg, regwrite, memread, memwrite, jump_type_wire, load_store, aluop);
17 wire[7:0] added_pc;
18 Add adder(newpc_out, added_pc);
     wire jump_taken;
   Mux2to1_8bit mux_jump(added_pc, instruction[7:0], jump_taken, newpc_in);
     wire[2:0] reg_read1;
    Mux2to1_3bit mux_reg_read1(instruction[5:3], instruction[10:8], load_store, reg_read1);
     wire[7:0] write_backto_reg, read_reg1, read_reg2;
     Register_Bank rm(clk, regwrite, reg_read1, instruction[2:0], reg_read1, write_backto_reg, read_reg1, read_reg2);
    wire[7:0] immediate_wire;
     Mux2to1_8bit mux_immediate( {{5{instruction[2]}},instruction[2:0]}, instruction[7:0], load_store, immediate_wire);
    wire[7:0] alu_operand2;
    Mux2to1_8bit mux_srcALU(read_reg2, immediate_wire, alusrc, alu_operand2);
35 wire of,zf,sf,cf;
    wire[7:0] alu_res;
     alu_8bit ALU(read_reg1, alu_operand2, aluop, zf, of, cf, sf, alu_res);
     wire[7:0] address;
     Mux2to1_8bit mux_mem_address(alu_res, immediate_wire, load_store, address);
     Mux7to1_1bit jump_set_mux(zf, cf, (~zf)&(~cf), of^sf, (~zf)&(~(of^sf)), jump_type_wire, jump_taken);
     wire[7:0] data_out_mem;
     Data_Mem dm(memread, memwrite, address, read_reg1, data_out_mem);
     Mux2to1_8bit mux_write_back(address, data_out_mem, memtoreg, write_backto_reg);
     endmodule
```

برای نوشتن برنامه لازم است تا درون instruction memory دستورات خود را به صورت باینری ذخیره نماییم. ابتدا دستورات دلخواه را مینویسیم:


```
[0]
       li $r0,0
[1]
       li $r1,4
[2]
       li $r3,10
loop:
[3]
       je end_Loop
[4]
       add $r3,$r3
[5]
       inc $r0
[6]
       comp $r1,$r0
[7]
       jump loop
end_loop:
[8]
       sm $r3,200
```

معادل باینری آنها را در خانه های حافظه ذخیره میکنیم:

```
timescale 1ns / 1ps
module Instruction_Memory(Address, Read_data);
    input[7:0] Address;
    output[15:0] Read_data;
   reg[15:0] Mem[255:0];
   assign Read_data = Mem[Address];
    initial Mem[0]=16'b11000000000000000;
    initial Mem[1]=16'b1100000100000100;
    initial Mem[2]=16'b1100001100001010;
    initial Mem[3]=16'b10000000000001000;
    initial Mem[4]=16'b00000000001011011;
    initial Mem[5]=16'b0000001111000000;
    initial Mem[6]=16'b0000010100001000;
    initial Mem[7]=16'b10101000000000011;
    initial Mem[8]=16'b1101001111001000;
endmodule
```

در تست بنچ تنها لازم است تا کلاک ورودی را تنظیم نماییم.

شرایط رجیستر ها و حافظه پس از اجرای دستورات:




در این دستورات، ابتدا رجیستر شماره صفر به عنوان شمارنده به عدد صفر تعیین میشود.

سپس رجیستر شماره ۲ به عنوان سقفی برای اجرای حلقه به عدد ۴ تعیین میشود.

سپس در رجیستر شماره ۳ عدد ۱۰ ذخیره شده و در هر دور حلقه، رجیستر ۳ با خودش جمع شده و در خودش ذخیره میشود.

همچنین شمارنده یک واحد افزایش میابد. تا وقتی که به ۴ میرسد و دستور پرش که در هنگام ۱ شدن سیگنال ZF انجام میشود اتفاق میوفتد، و به دستور ذخیره رجیستر شماره ۳ در خانه ۲۰۰ حافظه میرویم.



میبینیم که عدد ۱۶۰ در خانه ۲۰۰ حافظه ذخیره شده است.