


## طراحی Datapath پردازنده تک سیکل:



در ابتدا program counter قرار دارد که در لبه های بالارونده کلاک آدرس مکانی که باید دستور بعدی از آن خوانده شود را روی خروجی خود قرار میدهد که در ابتدا به خانه صفر حافظه im اشاره میکنند. در دفعه های بعدی در هر کلاک یک واحد زیاد شده یا طبق دستورات وارد شده پردازنده در صورت وجود jump و همچنین taken بودن آن، آدرس جدیدی در pc قرار خواهد گرفت.

حافظه im آدرس ورودی را گرفته و بیت های دستور را روی بیت لاین قرار میدهد. سپس آن بخش های بیت ها که مربوط به بخش های مختلف نظیر read register ها در rm و همچنین write register و قسمت imm و آدرس jump، است تقسیم بندی میشود.

بخش imm برای دستورات load & store با imm دستورات دیگر تفاوت دارد برای همین در بخش انتخاب imm یک mux قرار دارد که از میان آنها انتخاب کند.

این imm در صورت load یا store بودن دستور لازم است تا روی آدرس ورودی dm قرار گیرد تا از حافظه اصلی داده خوانده شود یا نوشته شود.

واحد alu دو ورودی خود را پردازش کرده و علاوه بر نمایش حاصل آنها، flag ها را نیز تحت تاثیر خود قرار میدهد. این flag ها برای بررسی taken بودن jump های شرطی مورد بررسی قرار میگیرد. سیگنال های این flag ها بر اساس شرط هر jump خاص، وارد یک mux ۷ به ۱ میشوند. شرط های دستورات بدین صورت است:

Je => if (zf==1)

Jb => if (cf==1)

Ja => if (cf==zf==0)

Jl => if (sf != of)

Jg => if (sf == of)&&(zf == 0)

Jmp => no condition (always taken)

که این شرط ها با گیت های منطقی پیاده سازی شده اند. (در صورت غیر jump بودن دستور ورودی، واحد کنترلی مقدار سلکتور این مالتی پلکسر را ۶ قرار داده که مقدار صفر در آن قرار دارد و پرش رخ نمیدهد. همچنین در صورت jmp بودن دستور، همیشه ۱ روی خروجی می رود و پرش همیشه رخ میدهد.)

سلکتور این ماکس از واحد کنترلی گرفته میشود که واحد کنترلی با opcode هر دستور بررسی میکند که کدام jump روی ورودی قرار گرفته است. سپس سیگنال taken بودن این jump از mux انتخاب شده و به mux انتخاب کننده pc قدیمی یا ادرس جدید حافظه دستورات که از jump گرفته شده است، می رود.

## سیگنال های واحد کنترلی:

op	9	8	7	6	5	4	3	2	1	0	Alusrc	mmtoereg	regwri	memred	memwrite	jum[2:0]	l_s	aluop[3:0]
add	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0	6	0	1
and	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	6	0	2
sub	0	0	0	0	0	0	0	0	1	1	0	0	1	0	0	6	0	3
or	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	6	0	4
xor	0	0	0	0	0	0	0	1	0	1	0	0	1	0	0	6	0	5
move	0	0	0	0	0	0	0	1	1	0	0	0	1	0	0	6	0	6
not	0	0	0	0	0	0	1	0	0	0	X	0	1	0	0	6	0	8
sar	0	0	0	0	0	0	1	0	0	1	1	0	1	0	0	6	0	9
slr	0	0	0	0	0	0	1	0	1	0	1	0	1	0	0	6	0	10
sal	0	0	0	0	0	0	1	0	1	1	1	0	1	0	0	6	0	11
sll	0	0	0	0	0	0	1	1	0	0	1	0	1	0	0	6	0	12
rol	0	0	0	0	0	0	1	1	0	1	1	0	1	0	0	6	0	13
ror	0	0	0	0	0	0	1	1	1	0	1	0	1	0	0	6	0	14
inc	0	0	0	0	0	0	1	1	1	1	X	0	1	0	0	6	0	15
dec	0	0	0	0	0	1	0	0	0	0	X	0	1	0	0	6	0	7
nop	0	0	0	0	0	0	0	0	0	0	X	0	0	0	0	6	0	0
comp	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	6	0	3
je	1	0	0	0	0	X	X	X	-	-	X	0	0	0	0	8:5	0	0
jb	1	0	0	0	1	X	X	X	-	-	X	0	0	0	0	8:5	0	0
ja	1	0	0	1	0	X	X	X	-	-	X	0	0	0	0	8:5	0	0
jl	1	0	0	1	1	X	X	X	-	-	X	0	0	0	0	8:5	0	0
jg	1	0	1	0	0	X	X	X	-	-	X	0	0	0	0	8:5	0	0
jmp	1	0	1	0	1	X	X	X	-	-	X	0	0	0	0	8:5	0	0
li	1	1	0	0	0	X	X	X	-	-	X	0	1	0	0	6	1	6
lm	1	1	0	0	1	X	X	X	-	-	X	1	1	1	0	6	1	0
sm	1	1	0	1	0	X	X	X	-	-	X	0	0	0	1	6	1	0

## کد Control Unit:

```
2  module Control(op, AluSrc, MemToReg, RegWrite, MemRead, MemWrite, Jump, LS, Aluop);
3      input[9:0] op;
4      output reg AluSrc;
5      output reg MemToReg;
6      output reg RegWrite;
7      output reg MemRead;
8      output reg MemWrite;
9      output reg [2:0] Jump;
10     output reg LS;
11     output reg [3:0] Aluop;
12     always@(op)begin
13         if(op[9]==0)begin
14             AluSrc =(op[3]==1)? 1 : 0;
15             MemToReg = 0;
16             RegWrite =(op==0)? 0 :
17                 (op[4:2]==3'b101)? 0:1;
18             MemRead = 0;
19             MemWrite = 0;
20             Jump = 6;
21             LS = 0;
22             if(op[4]==0)
23                 Aluop=op[3:0];
24             else if(op[4]==1)
25                 Aluop=(op[3:0]==0)? 7:3;
26         end
27         else if(op[9]==1)begin
28             AluSrc = 0;
29             MemToReg =(op[8:5]==4'b1001)? 1:0;
30             RegWrite =(op[8:5]==4'b1001)? 1 :
31                 (op[8:5]==4'b1000)? 1:0;
32             MemRead =(op[8:5]==4'b1001)? 1:0;
33             MemWrite =(op[8:5]==4'b1010)? 1:0;
34             Jump = (op[8]==1)? 6: op[8:5];
35             LS =(op[8]==1)? 1:0;
36             Aluop =(op[8:5]==4'b1000)? 6:0;
37         end
38     end
39 endmodule
```

## کد : Instruction Memory

```
1  `timescale 1ns / 1ps
2
3  module Instruction_Memory(Address, Read_data);
4      input[7:0] Address;
5      output[15:0] Read_data;
6      reg[15:0] Mem[255:0];
7
8      assign Read_data = Mem[Address];
9
10 endmodule
```

## کد : Register File

```
1  `timescale 1ns / 1ps
2
3  module Register_Bank(clk, RegWrite, ReadReg1, ReadReg2, WriteReg, Write_data, Read_data1, Read_data2);
4      input clk;
5      input RegWrite;
6      input[2:0] ReadReg1;
7      input[2:0] ReadReg2;
8      input[2:0] WriteReg;
9      input[7:0] Write_data;
10     output[7:0] Read_data1;
11     output[7:0] Read_data2;
12
13     reg[7:0] Registers[7:0];
14
15     assign Read_data1=Registers[ReadReg1];
16     assign Read_data2=Registers[ReadReg2];
17
18     always@(posedge clk)begin
19         if(RegWrite==1)
20             Registers[WriteReg] = Write_data;
21     end
22
23 endmodule
```

## کد ALU :

```

3  module alu_8bit(a, b, func, zf, of, cf, sf, res);
4  input[7:0] a,b;
5  input[3:0] func;
6  output reg zf,of,cf,sf;
7  output reg[7:0] res;
8
9  always @(func or a or b) begin
10     case(func)
11         //no_op
12         0:res=0;
13
14         //add
15         1:begin
16             {cf,res} = a + b;
17             sf= res[7];
18             zf=(res==0)? 1 : 0;
19             of=(res[7]!=(a[7]==b[7]))? 1 : 0;
20         end
21
22         //and
23         2:begin
24             res = a & b;
25             sf= res[7];
26             zf=(res==0)? 1 : 0;
27             of = 0;
28             cf = 0;
29         end
30
31         //sub - comp
32         3:begin
33             {cf,res} = a - b;
34             sf= res[7];
35             zf=(res==0)? 1 : 0;
36             of=(res[7]!=(a[7]==b[7]))? 1 : 0;
37         end

```

```

38
39         //or
40         4:begin
41             res = a | b;
42             sf= res[7];
43             zf=(res==0)? 1 : 0;
44             of = 0;
45             cf = 0;
46         end
47
48         //xor
49         5:begin
50             res = a ^ b;
51             sf= res[7];
52             zf=(res==0)? 1 : 0;
53             of = 0;
54             cf = 0;
55         end
56
57         //move - li
58         6: res=b;
59
60         //dec
61         7:begin
62             {cf,res} = a - 1;
63             sf= res[7];
64             zf=(res==0)? 1 : 0;
65             of=(res[7]!=(a[7]==b[7]))? 1 : 0;
66         end
67
68         //not
69         8: res=~a;

```

```

70
71 //sar
72 9:begin
73     {res[6:0], cf} = a >> b;
74     res[7] = a[7];
75     of=0;
76     sf = res[7];
77     zf=(res==0)? 1 : 0;
78 end
79
80 //slr
81 10:begin
82     {res, cf} = a >> b;
83     of = (res[7] != a[7])? 1 : 0;
84     sf = res[7];
85     zf=(res==0)? 1 : 0;
86 end
87
88 //sal
89 11:begin
90     {cf, res} = a << b;
91     of = (res[7] != a[7])? 1 : 0;
92     sf = res[7];
93     zf=(res==0)? 1 : 0;
94 end
95
96 //sll
97 12:begin
98     {cf, res} = a << b;
99     of = (res[7] != a[7])? 1 : 0;
100    sf = res[7];
101    zf=(res==0)? 1 : 0;
102 end
103

```

```

104 //rol
105 13:begin
106     res= {a, a} >> b[2:0];
107     of = (res[7] != a[7])? 1 : 0;
108     cf = res[7];
109     sf = res[7];
110     zf=(res==0)? 1 : 0;
111 end
112
113 //ror
114 14:begin
115     res= {a, a} << b[2:0];
116     of = (res[7] != a[7])? 1 : 0;
117     cf = res[7];
118     sf = res[7];
119     zf=(res==0)? 1 : 0;
120 end
121
122 //inc
123 15:begin
124     {cf, res} = a + 1;
125     sf= res[7];
126     zf=(res==0)? 1 : 0;
127     of=(res[7]!=(a[7]==b[7]))? 1 : 0;
128 end
129 endcase
130 end
131
132 endmodule
133

```

## کد Data Memory :

```
1  `timescale 1ns / 1ps
2
3  module Data_Mem(MemRead, MemWrite, Address, Write_data, Read_data);
4      input MemRead;
5      input MemWrite;
6      input[7:0] Address;
7      input[7:0] Write_data;
8      output reg[7:0] Read_data;
9
10     reg[7:0] Mem[255:0];
11
12     always@(MemWrite or MemRead) begin
13         if(MemWrite==1)
14             Mem[Address]=Write_data;
15         else if(MemRead==1)
16             Read_data = Mem[Address];
17     end
18
19 endmodule
```

## کد Program Counter :

```
1  `timescale 1ns / 1ps
2
3  module Program_counter(clk, in, out);
4      input clk;
5      input [7:0] in;
6      output reg[7:0] out;
7
8      integer i;
9      initial i=0;
10
11     reg[7:0] pc;
12     always@(posedge clk)begin
13         if(i==0)begin
14             out = 0;
15             i = 1;
16         end
17         else begin
18             pc = in;
19             out = pc;
20         end
21     end
22 endmodule
```



```

1  `timescale 1ns / 1ps
2
3  module Mux2to1_8bit(a,b,sel,out);
4  input[7:0] a,b;
5  input sel;
6  output reg[7:0] out;
7
8  always @(sel or a or b) begin
9      case(sel)
10         0: out=a;
11         1: out=b;
12     endcase
13 end
14
15 endmodule

```

**کد Mux2to1 :** در بعضی قسمت های datapath

ماکس مورد نیاز ما ۳ بیت یا ۸ بیت بوده است که برای نمونه کد یکی از آنها را قرار می‌دهیم.

```

1  `timescale 1ns / 1ps
2
3  module Mux7to1_1bit(a,b,c,d,e,sel,out);
4  input a,b,c,d,e;
5  input[2:0] sel;
6  output reg out;
7
8  always @(sel or a or b or c or d or e) begin
9      case(sel)
10         0: out=a;
11         1: out=b;
12         2: out=c;
13         3: out=d;
14         4: out=e;
15         5: out=1;
16         6: out=0;
17     endcase
18 end
19 endmodule

```

**کد Mux7to1 :**

```

1  `timescale 1ns / 1ps
2
3  module Add(a, out);
4  input[7:0] a;
5  output [7:0] out;
6
7  assign out=a+1;
8
9  endmodule

```

**کد Adder pc :**

در نهایت لازم است تا از بخش های مختلف ساخته شده، نمونه سازی کرد و در یک فایل نهایی wire های لازم را وصل کرد تا CPU نهایی ساخته شود. تنها ورودی آن کلاک است.

```
3 module CPU(input clk);
4
5 wire [7:0] newpc_in;
6 wire [7:0] newpc_out;
7 Program_counter pc(clk, newpc_in, newpc_out);
8
9 wire [15:0] instruction;
10 Instruction_Memory im(newpc_out, instruction);
11
12 wire alusrc, memtoreg, regwrite, memread, memwrite, load_store;
13 wire[2:0] jump_type_wire;
14 wire[3:0] aluop;
15 Control control_unit(instruction[15:6], alusrc, memtoreg, regwrite, memread, memwrite, jump_type_wire, load_store, aluop);
16
17 wire[7:0] added_pc;
18 Add adder(newpc_out, added_pc);
19
20 wire jump_taken;
21 Mux2to1_8bit mux_jump(added_pc, instruction[7:0], jump_taken, newpc_in);
22
23 wire[2:0] reg_read1;
24 Mux2to1_3bit mux_reg_read1(instruction[5:3], instruction[10:8], load_store, reg_read1);
25
26 wire[7:0] write_backto_reg, read_reg1, read_reg2;
27 Register_Bank rm(clk, regwrite, reg_read1, instruction[2:0], reg_read1, write_backto_reg, read_reg1, read_reg2);
28
29 wire[7:0] immediate_wire;
30 Mux2to1_8bit mux_immediate( {{5{instruction[2]}}}, instruction[2:0], instruction[7:0], load_store, immediate_wire);
31
32 wire[7:0] alu_operand2;
33 Mux2to1_8bit mux_srcALU(read_reg2, immediate_wire, alusrc, alu_operand2);
34
35 wire of, zf, sf, cf;
36 wire[7:0] alu_res;
37 alu_8bit ALU(read_reg1, alu_operand2, aluop, zf, of, cf, sf, alu_res);
38
39 wire[7:0] address;
40 Mux2to1_8bit mux_mem_address(alu_res, immediate_wire, load_store, address);
41
42 Mux7to1_1bit jump_set_mux(zf, cf, (~zf)&(~cf), of^sf, (~zf)&(~(of^sf)), jump_type_wire, jump_taken);
43
44 wire[7:0] data_out_mem;
45 Data_Mem dm(memread, memwrite, address, read_reg1, data_out_mem);
46
47 Mux2to1_8bit mux_write_back(address, data_out_mem, memtoreg, write_backto_reg);
48
49 endmodule
```

برای نوشتن برنامه لازم است تا درون instruction memory دستورات خود را به صورت باینری ذخیره نماییم. ابتدا دستورات دلخواه را مینویسیم:

```

1  [0]    li $r0,0      # i=0
2  [1]    li $r1,4      # loop from 0 to 4 => 5 times
3  [2]    li $r3,10
4  loop:
5  [3]    je end_Loop   #jump if alu flag zero is 1
6  [4]    add $r3,$r3    #every time add r3 to itself
7  [5]    inc $r0        #i=i+1
8  [6]    comp $r1,$r0   #r1-r0 and set flages
9  [7]    jump loop     #jump with no condition
10 end_loop:
11 [8]    sm $r3,200     #store result in mem[200]

```

معادل باینری آنها را در خانه های حافظه ذخیره میکنیم:

```

1  `timescale 1ns / 1ps
2
3  module Instruction_Memory(Address, Read_data);
4      input[7:0] Address;
5      output[15:0] Read_data;
6      reg[15:0] Mem[255:0];
7
8      assign Read_data = Mem[Address];
9      initial Mem[0]=16'b1100000000000000; //li $r0,0
10     initial Mem[1]=16'b1100000100000100; //li $r1,4
11     initial Mem[2]=16'b11000001100001010; //li $r3,10
12     initial Mem[3]=16'b1000000000001000; //je end_Loop
13     initial Mem[4]=16'b0000000001011011; //add $r3,$r3
14     initial Mem[5]=16'b0000000111100000; //inc $r0
15     initial Mem[6]=16'b0000010100001000; //comp $r1,$r0
16     initial Mem[7]=16'b1010100000000011; //jump loop
17     initial Mem[8]=16'b1101001111001000; //sm $r3,200
18 endmodule

```


```

1  `timescale 1ns / 1ps
2
3
4  module test_bench;
5      reg clk;
6
7      CPU uut (
8          .clk(clk)
9      );
10
11     initial begin
12         clk = 0;
13         forever #20 clk=~clk;
14     end
15
16 endmodule

```

در تست بنچ تنها لازم است تا کلاک ورودی را تنظیم نماییم.

شرایط رجیستر ها و حافظه پس از اجرای دستورات:




در این دستورات، ابتدا رجیستر شماره صفر به عنوان شمارنده به عدد صفر تعیین میشود.

سپس رجیستر شماره ۲ به عنوان سقفی برای اجرای حلقه به عدد ۴ تعیین میشود.

سپس در رجیستر شماره ۳ عدد ۱۰ ذخیره شده و در هر دور حلقه، رجیستر ۳ با خودش جمع شده و در خودش ذخیره میشود.

همچنین شمارنده یک واحد افزایش میابد. تا وقتی که به ۴ میرسد و دستور پرش که در هنگام ۱ شدن سیگنال ZF انجام میشود اتفاق میوفتد، و به دستور ذخیره رجیستر شماره ۳ در خانه ۲۰۰ حافظه میرویم.



میبینیم که عدد ۱۶۰ در خانه ۲۰۰ حافظه ذخیره شده است.