دانشگاه صنعتی شریف

دانشکده مهندسی برق

گزارش نهایی پروژه n-divider

طراحی و صحت‌سنجی Fractional-N Divider

اعضای گروه

محمد مهدی شمسایی

محمدرضا شریفی

عارف بهجت

پارسا نیکوکلام

مرداد ۱۴۰۵

فهرست مطالب

۱ خلاصه اجرایی **۳**

۲ استخراج نیازمندی‌ها از DRS و رفع ابهام با Hint **۴**

۱.۲ هدف و جایگاه ماژول ۴

۲.۲ تناقض موجود در متن اولیه و ملاک نهایی طراحی ۴

۳ بلوک‌دیاگرام و رابط‌ها **۵**

۱.۳ بلوک‌دیاگرام استخراج‌شده از DRS ۵

۲.۳ تعریف پورت‌های ماژول ۵

۴ پیاده‌سازی نهایی RTL **۶**

۱.۴ منطق دیکودر ۶

۲.۴ نمونه‌برداری فرمان و مرز پریود کامل ۶

۳.۴ تولید خروجی با دو لبه ۶

۴.۴ ریست ۷

۵ تغییرات هفته سوم به هفته چهارم **۸**

۶ تقسیم وظایف گروه **۱۰**

۷ تست‌بنچ و صحت‌سنجی عملکردی **۱۱**

۱.۷ روش صحت‌سنجی ۱۱

۲.۷ تمام تست‌های مستقیم تقسیم‌کننده ۱۱

۳.۷ تست‌های یکپارچه‌سازی با SDM گروه ۴ . . . . . ۱۲

۴.۷ رگرسیون مستقل بلوک تحویلی گروه ۴ . . . . . ۱۲

۵.۷ نکته درباره اسکرین‌شات‌های قدیمی‌تر ۱۲

۸ نتایج سنتز، مساحت و تایمینگ **۱۴**

۱.۸ پیکربندی سنتز ۱۴

۲.۸ گزارش مساحت ۱۴
۳.۸ تحلیل تایمینگ ۱۴
۴.۸ مقایسه مساحت هفته سوم و نهایی ۱۵

۹ شبیه‌سازی پس از سنتز و مقایسه تطبیقی **۱۶**
۱.۹ نتیجه مستقیم Divider+TFF ۱۶
۲.۹ هشدارهای SDF ۱۶

۱۰ یکپارچه‌سازی سیستم **۱۷**
۱.۱۰ اتصال به SDM ۱۷
۲.۱۰ تأخیر ترتیبی فرمان ۱۷
۳.۱۰ مرحله T-Flip-Flop ۱۷

۱۱ مسائل، هشدارها و راه‌حل‌ها **۱۸**

۱۲ پاسخ مستقیم به معیارهای ارزشیابی **۱۹**

۱۳ چک‌لیست اقلام قابل تحویل **۲۱**

۱۴ شواهد تصویری تبادل تست بنچ با گروه SimVision ۱ **۲۲**

۱۵ جمع‌بندی و پیشنهادها **۲۶**

فصل ۱

خلاصه اجرایی

ماژول مورد پیاده‌سازی، تقسیم‌کننده برنامه‌پذیر Fractional-N Divider است که کلاک اصلی با فرکانس نامی 131.072 kHz را بر اساس فرمان دو بیتی N_sel به نسبت‌های صحیح ۱، ۲ و ۳ تقسیم می‌کند. هدف سیستم تولید کلاک INT65K_CLK با متوسط نزدیک به 65.536 kHz است؛ سپس یک T-Flip-Flop خارجی آن را به کلاک 32.768 kHz با چرخه کاری ۵۰ درصد تبدیل می‌کند.

در نسخه نهایی هفته چهارم، معماری هفته سوم که مبتنی بر انتخاب میان کلاک خام و کلاک تولیدشده بود، با یک معماری دو لبه‌ای جایگزین شد. در معماری نهایی، سطح خروجی از رابطه q_pos XOR q_neg به دست می‌آید؛ q_pos فقط در لبه بالارونده و q_neg فقط در لبه پایین‌رونده تغییر می‌کند. این تغییر، ضمن پیاده‌سازی صحیح حالت N=1، نیاز به کلاک‌مالتی‌پلکسر و وقفه break-before-make را حذف کرده و تغییر نسبت تقسیم را تنها در مرز یک پریود کامل مجاز می‌کند.

شبیه‌سازی مستقیم نهایی در سطح RTL دارای 13 PASS / 0 FAIL و شبیه‌سازی Gate-Level با MAXI-MUM SDF نیز دارای 13 PASS / 0 FAIL است. تست یکپارچه‌سازی با بلوک SDM گروه ۴ در حالت‌های RTL، فقط تقسیم‌کننده پس از سنتز، فقط SDM پس از سنتز و هر دو بلوک پس از سنتز، در هر اجرا 52 PASS / 0 FAIL ثبت کرده است. گزارش سنتز نیز مساحت 602.078 μm^2 با ۱۶ سلول و کمترین slack گزارش‌شده برابر 3,714,094 ps را نشان می‌دهد.

فصل ۲

استخراج نیازمندی‌ها از DRS و رفع ابهام با Hint

۱.۲ هدف و جایگاه ماژول

رابطه بنیادی مورد انتظار چنین است:

$$f_{\mathrm{INT65K}} = \frac{f_{\mathrm{RO}}}{N} \tag{۱.۲}$$

که در آن $N \in \{1, 2, 3\}$ از روی N_sel استخراج می‌شود. در حالت نامی N=2، فرکانس خروجی باید 65.536 kHz باشد. در بازه زمانی بلندمدت نیز اگر SDM دنباله‌ای از نسبت‌های صحیح با متوسط $\overline{N}$ بسازد، خواهیم داشت:

$$f_{\mathrm{avg}} = \frac{f_{\mathrm{RO}}}{\overline{N}}. \tag{۲.۲}$$

۲.۲ تناقض موجود در متن اولیه و ملاک نهایی طراحی

در متن اولیه DRS، فرمول فرکانس و جدول انکودینگ نسبت تقسیم واقعی را ۱، ۲ و ۳ معرفی می‌کنند؛ اما شبه‌کد و برخی جملات تست‌بنچ، تغییر وضعیت خروجی را هر N سیکل ورودی تعریف کرده‌اند که در صورت ساخت موج متقارن، پریود کامل را $2NT_{RO}$ می‌کند. این موضوع برای N=2 به تقسیم واقعی بر ۴ منجر می‌شد و با هدف 65.536 kHz ناسازگار بود.

طبق Hint مدرس، ملاک صحیح این پروژه آن است که N_sel مستقیماً نسبت تقسیم واقعی را تعیین کند و تقسیم بر ۲ نهایی مربوط به T-Flip-Flop خارج از خود ماژول است. همچنین چرخه کاری INT65K_CLK الزاماً ۵۰ درصد نیست. برای N=3 می‌توان یک سیکل خروجی را بالا و دو سیکل را پایین نگه داشت و برای N=1 از هر دو لبه کلاک ورودی استفاده کرد. علاوه بر این، فرمان جدید باید پس از کامل شدن تقسیم جاری اعمال شود و نباید تقسیم نیمه‌کاره قطع شود.


بنابراین معیار نهایی مورد استفاده در تست‌بنچ هفته چهارم عبارت است از:

N_sel	نسبت تقسیم	پریود INT65K_CLK	رفتار موج
00	۱	$1T_{RO} = 7.62939\,\mu s$	نیم سیکل بالا، نیم سیکل پایین
01	۲	$2T_{RO} = 15.25878\,\mu s$	یک سیکل بالا، یک سیکل پایین
10	۳	$3T_{RO} = 22.88817\,\mu s$	یک سیکل بالا، دو سیکل پایین
11	۲	$2T_{RO}$	حالت امن

فصل ۳

بلوک‌دیاگرام و رابط‌ها

۱.۳ بلوک‌دیاگرام استخراج‌شده از DRS



شکل ۱.۳: جایگاه تقسیم‌کننده در زنجیره کلاک سیستم.

۲.۳ تعریف پورت‌های ماژول

پورت	جهت	پهنا	توضیح
clk	ورودی	۱ بیت	کلاک RO با فرکانس نامی 131.072 kHz
rst_n	ورودی	۱ بیت	ریست ناهمگام و فعال-پایین
N_sel[1:0]	ورودی	۲ بیت	کد نسبت تقسیم از SDM
INT65K_CLK	خروجی	۱ بیت	کلاک تقسیم‌شده با فرکانس لحظه‌ای f_{RO}/N

در نسخه نهایی، پورت خروجی در کد به صورت wire تعریف شده و از XOR دو رجیستر لبه‌ای ساخته می‌شود. از نظر پهنا و رفتار خارجی، رابط با DRS منطبق است؛ با این حال از دید ساختاری، خروجی مستقیماً یک رجیستر واحد نیست. دلیل این انتخاب، پیاده‌سازی صحیح N=1 با دو لبه و حذف کلاک‌مالتی‌پلکسر است. شبیه‌سازی SDF نیز عدم وجود پالس کوتاه را تأیید کرده است.

فصل ۴

پیاده‌سازی نهایی RTL

۱.۴ منطق دیکودر

دیکودر نهایی به صورت ترکیبی نوشته شده است:

- 00 $\rightarrow$ 1
- 01 $\rightarrow$ 2
- 10 $\rightarrow$ 3
- 11 $\rightarrow$ 2 به عنوان حالت امن

در هفته چهارم ساختار case کامل هفته سوم به زنجیره if/else تبدیل شد تا هشدار مربوط به unreachable default case نیز حذف شود.

۲.۴ نمونه‌برداری فرمان و مرز پریود کامل

رجیستر N_sel_current فرمان فعال را نگه می‌دارد. فرمان جدید تنها هنگامی نمونه‌برداری می‌شود که counter==0 باشد؛ در معماری نهایی این وضعیت معادل پایان یک پریود کامل تقسیم است. در نتیجه، تغییر N_sel در میانه تقسیم جاری نمی‌تواند لبه اضافه یا پالس ناقص ایجاد کند.

۳.۴ تولید خروجی با دو لبه

دو رجیستر q_pos و q_neg داریم:

- q_pos فقط در posedge clk تغییر می‌کند.
- q_neg فقط در negedge clk تغییر می‌کند و آن هم فقط در حالت N=1.
- خروجی با INT65K_CLK = q_pos XOR q_neg ساخته می‌شود.

در حالت N=2 خروجی یک سیکل کامل ورودی بالا و یک سیکل پایین است. در حالت N=3 خروجی یک سیکل بالا و دو سیکل پایین است. در حالت N=1 لبه بالارونده خروجی روی لبه بالارونده ورودی و لبه

پایین‌رونده خروجی روی لبه پایین‌رونده ورودی ساخته می‌شود، بنابراین پریود خروجی دقیقاً یک پریود RO است.

۴.۴ ریست

هر دو بلوک لبه‌ای دارای ریست ناهمگام فعال-پایین هستند. در ریست، counter=0، N_sel_current=2، q_pos=0 و q_neg=0 می‌شوند و در نتیجه INT65K_CLK=0 است.

فصل ۵

تغییرات هفته سوم به هفته چهارم

موضوع	وضعیت هفته سوم	تغییر نهایی هفته چهارم
معماری کلاک	دو نسخه بررسی شد: Mux v2 و Latch-Based Gated v3. نسخه v3 برای ایمنی فیزیکی توصیه شده بود.	کلاک‌مالتی‌پلکسر و لچ‌ها کاملاً حذف شدند؛ خروجی از XOR دو رجیستر لبه‌ای تولید شد.
تغییر مود	نسخه گیت‌شده از روش break-before-make استفاده می‌کرد و هنگام تغییر مود می‌توانست یک وقفه امن ایجاد کند.	وقفه تعمدی حذف شد؛ تقسیم جاری کامل می‌شود و فرمان بعدی در مرز پریود کامل اعمال می‌گردد.
حالت N=1	مسیر بای‌پس کلاک خام از طریق مالتی‌پلکسر/گیت کلاک استفاده می‌شد.	لبه بالا با posedge و لبه پایین با negedge ساخته می‌شود؛ نیازی به عبور مستقیم کلاک خام از مالتی‌پلکسر نیست.
حالت N=3	یک سیکل بالا و دو سیکل پایین با لبه‌های بالارونده پیاده‌سازی شد.	همین تفسیر صحیح Hint حفظ شد.
نمونه‌برداری N_sel	منطق هفته سوم بر مرز شمارنده تکیه داشت و در گزارش به تغییرات میان نیم‌پریودها اشاره شده بود.	مطابق توضیح نهایی مدرس، نسبت قبلی تا پایان تقسیم کامل حفظ می‌شود؛ تست یکپارچه‌سازی نیز تغییر نسبت فعال فقط روی مرز پریود کامل را بررسی می‌کند.
هشدار RTL	دیکودر case شامل default غیرقابل‌دسترسی بود.	دیکودر با if/else بازنویسی شد تا هشدار unreachable default حذف شود.
تست‌بنچ	۷ تست اصلی با مانیتور گلیچ و دو معماری مستقل.	تست‌بنچ نهایی Divider+TFF با ۱۳ بررسی مستقل، به علاوه تست یکپارچه‌سازی با SDM گروه ۴ با ۵۲ بررسی مستقل و اجرای چهار پیکربندی قبل/بعد سنتز.

موضوع	وضعیت هفته سوم	تغییر نهایی هفته چهارم
مساحت	Mux v2: 412.474 μm^2، Gated v3: 542.203 μm^2.	نسخه نهایی 602.078 μm^2 و ۱۶ سلول؛ حدود 11.04% بزرگ‌تر از v3، در ازای حذف وقفه تغییر کلاک و پیاده‌سازی دو لبه‌ای صحیح.

فصل ۶

تقسیم وظایف گروه

ماتریس زیر بر اساس نقش‌های ثابت راهنمای پروژه و نگاشت اعضا در گزارش هفته سوم تنظیم شده است.

نقش	عضو	مسئولیت اصلی	سرگروه هفتگی
A	پارسا نیکوکلام	طراحی هسته RTL، سنتز و یکپارچه‌سازی	هفته ۱
B	عارف بهجت	طراحی کنترل، صحت‌سنجی عملکردی و پس از سنتز	هفته ۲
C	محمد مهدی شمسایی	طراحی تست‌بنچ، سنتز، تایمینگ و گزارش	هفته ۳
D	محمدرضا شریفی	تست‌بنچ، صحت‌سنجی عملکردی/پس از سنتز و گزارش	هفته ۴

طبق ماتریس راهنما، خواندن DRS و صحت‌سنجی عملکردی وظیفه مشترک هر چهار عضو بوده، طراحی RTL عمدتاً توسط نقش‌های A/B، طراحی تست‌بنچ توسط C/D، سنتز و تایمینگ توسط A/C و صحت‌سنجی پس از سنتز توسط B/D انجام شده است.

فصل ۷

تست‌بنچ و صحت‌سنجی عملکردی

۱.۷ روش صحت‌سنجی

روش نهایی از تست‌های جهت‌دار directed، اندازه‌گیری واقعی فاصله لبه‌های خروجی، مانیتور پیوسته پالس کوتاه، واچ‌داگ پالس گمشده، مقایسه فرکانس متوسط با مقدار نظری و اجرای همان تست‌بنچ روی RTL و نت‌لیست با SDF استفاده می‌کند. تست‌بنچ نهایی tb_frac_div_system.v دارای ۳۶۳ خط است.

۲.۷ تمام تست‌های مستقیم تقسیم‌کننده

شماره	تست	معیار و نتیجه	وضعیت
۱	ریست ناهمگام	با فعال شدن rst_n=0 هر دو خروجی INT65K_CLK و CLK32K پایین باقی ماندند.	**قبول**
۲	حالت نامی N=2	پریود اندازه‌گیری‌شده 15258.78 ns، فرکانس نزدیک 65.536 kHz و چرخه کاری تقریباً ۵۰ درصد.	**قبول**
۳	تقسیم بر ۱	پریود 7629.39 ns، یعنی دقیقاً یک پریود RO.	**قبول**
۴	تقسیم بر ۳	پریود 22888.17 ns و شکل موج یک سیکل بالا و دو سیکل پایین.	**قبول**
۵	تغییر N=2 → N=3	اولین پریود تثبیت‌شده بعد از تغییر برابر 22888.17 ns و بدون پالس اضافه.	**قبول**
5-B	تغییر N=2 → N=1	اولین پریود تثبیت‌شده برابر 7629.39 ns؛ مانیتور گلیچ هیچ پالس کوتاهی ثبت نکرد.	**قبول**
۶	کد نامعتبر 11	به صورت حالت امن تقسیم بر ۲ عمل کرد و پریود 15258.78 ns ثبت شد.	**قبول**
۷	دقت فرکانس متوسط	الگوی ۹ پریود N=2 و یک پریود N=3، متوسط N=2.1. فرکانس نظری 62.415238 kHz و اندازه‌گیری 62.445011 kHz با خطای 0.047701% < 0.1%.	**قبول**
۸	T-Flip-Flop خارجی	پریود خروجی CLK32K برابر 30517.56 ns و چرخه کاری تقریباً ۵۰ درصد.	**قبول**

این تست‌ها در سطح RTL جمعاً 13 PASS / 0 FAIL و در سطح گیت با MAXIMUM SDF نیز 13 PASS / 0

FAIL دارند. اختلاف عددی قابل مشاهده فقط در حالت N=1 پس از سنتز است که پریود از 7629.39 ns به 7629.35 ns تغییر کرده و ناشی از تأخیرهای SDF است.

۳.۷ تست‌های یکپارچه‌سازی با SDM گروه ۴

تست‌بنچ tb_system_g4.sv ده سناریوی ورودی را، با و بدون dither، اجرا می‌کند. در هر سناریو چهار شرط اصلی بررسی می‌شود: عدم تولید کد نامعتبر، تطابق متوسط نسبت اعمال‌شده با نسبت درخواستی، تطابق فرکانس INT65K_CLK با نظریه، و نصف بودن فرکانس CLK32K نسبت به INT65K_CLK. علاوه بر آن، ریست و مرز تغییر نسبت نیز بررسی می‌شوند.

سناریو	dither	متوسط مورد انتظار N	نتیجه
Zero	خاموش	2.0	**قبول**
Plus_0.25	خاموش	2.5	**قبول**
Minus_0.25	خاموش	1.5	**قبول**
Exact_Plus_50ppm	خاموش	نزدیک 2.0001	**قبول**
Exact_Minus_50ppm	خاموش	نزدیک 1.9999	**قبول**
Zero	روشن	2.0	**قبول**
Plus_0.25	روشن	2.5	**قبول**
Minus_0.25	روشن	1.5	**قبول**
Plus_50ppm	روشن	نزدیک 2.0001	**قبول**
Minus_50ppm	روشن	نزدیک 1.9999	**قبول**

در لاگ یکپارچه‌سازی نهایی، نتیجه PASS=52, FAIL=0 است. همین مجموعه در چهار حالت اجرای زیر نیز پاس شده است:

۱. تقسیم‌کننده و SDM هر دو در سطح RTL؛

۲. تقسیم‌کننده پس از سنتز با SDF و SDM در سطح RTL؛

۳. SDM پس از سنتز با SDF و تقسیم‌کننده در سطح RTL؛

۴. هر دو بلوک پس از سنتز با SDF.

۴.۷ رگرسیون مستقل بلوک تحویلی گروه ۴

فایل g4_standalone_fast.log که همراه بسته نهایی نگهداری شده، برای بلوک SDM گروه ۴ نتیجه 22 PASS, 1 KNOWN, 0 FAIL ثبت می‌کند. مورد KNOWN مربوط به سناریوی مرزی Plus_0.5 با dither و یک مسئله شناخته‌شده از هفته دوم است و به عنوان شکست تست نهایی تقسیم‌کننده ثبت نشده است.

۵.۷ نکته درباره اسکرین‌شات‌های قدیمی‌تر

دو اسکرین‌شات کنسول SimVision نتیجه 23 PASS / 0 FAIL را نشان می‌دهند و از تست‌بنچ قبلی مبتنی بر متن اولیه DRS هستند. عبارت‌های چاپی مانند expected 4/2/6 input clocks در آن نسخه باقی مانده‌اند، در حالی که مقادیر اندازه‌گیری‌شده با تفسیر نهایی Hint برابر ۲/۱/۳ سیکل ورودی هستند. برای

معیار نهایی این گزارش، لاگ هفته چهارم و ثابت‌های صریح $P_{N1} = T_{RO}$، $P_{N2} = 2T_{RO}$ و $P_{N3} = 3T_{RO}$ ملاک قرار گرفته‌اند.

فصل ۸

نتایج سنتز، مساحت و تایمینگ

۱.۸ پیکربندی سنتز

سنتز با Cadence Genus 21.10 و کتابخانه TSMC 180 nm typical.lib انجام شده است. قید کلاک ورودی برابر 7629.39 ns با لبه پایین‌رونده در 3814.695 ns تعریف شده و برای N_sel و INT65K_CLK بودجه ورودی/خروجی 100 ns در نظر گرفته شده است. ریست ناهمگام از مسیر داده زمان‌بندی نشده است.

۲.۸ گزارش مساحت

نوع	تعداد سلول	مساحت μm^2
ترتیبی	۶	475.675
معکوس‌کننده	۲	13.306
منطق ترکیبی	۸	113.098
کل	۱۶	602.078

حدود 79% مساحت مربوط به عناصر ترتیبی، 18.8% مربوط به منطق و 2.2% مربوط به معکوس‌کننده‌ها است. وجود شش عنصر ترتیبی با معماری دو لبه‌ای نهایی سازگار است.

۳.۸ تحلیل تایمینگ

کمترین slack میان ده مسیر گزارش‌شده برابر 3,714,094 ps و مربوط به مسیر خروجی از q_neg تا INT65K_CLK است. تأخیر مسیر داده این مسیر تنها 601 ps است. با توجه به نیم‌پریود ورودی 3,814,695 ps، حاشیه تایمینگ بسیار بزرگ است و هدف 131.072 kHz با فاصله زیادی برآورده می‌شود. تمام مسیرهای گزارش‌شده با وضعیت MET ثبت شده‌اند و check_design نیز هیچ مرجع حل‌نشده یا ماژول خالی گزارش نمی‌کند.

در بسته موجود، آزمون جستجوی مستقیم Fmax با کاهش تدریجی پریود انجام نشده است؛ بنابراین عدد دقیقی برای بیشینه فرکانس قابل تضمین گزارش نمی‌شود. نتیجه قابل اتکا این است که قید فرکانس مورد نیاز پروژه با حاشیه بسیار زیاد پاس شده است.

۴.۸ مقایسه مساحت هفته سوم و نهایی

نسخه	سلول	مساحت μm^2
هفته ۳، Mux v2	۱۲	412.474
هفته ۳، Gated v3	۱۹	542.203
هفته ۴، نهایی	۱۶	602.078

نسخه نهایی نسبت به v3 حدود 11.04% مساحت بیشتری دارد. این افزایش آگاهانه در برابر مزیت عملکردی مهم‌تر یعنی حذف مسیر انتخاب مستقیم کلاک، حذف وقفه تغییر مود و اجرای دقیق حالت N=1 پذیرفته شده است.

فصل ۹

شبیه‌سازی پس از سنتز و مقایسه تطبیقی

۱.۹ نتیجه مستقیم Divider+TFF

همان تست‌بنچ در دو حالت RTL و نت‌لیست با MAXIMUM SDF اجرا شده است. جدول زیر تطابق چند مقدار کلیدی را نشان می‌دهد:

کمیت	RTL	پس از سنتز
پریود N=2	15258.78 ns	15258.78 ns
پریود N=1	7629.39 ns	7629.35 ns
پریود N=3	22888.17 ns	22888.17 ns
خطای متوسط N=2.1	0.047701%	0.047701%
نتیجه	13 PASS / 0 FAIL	13 PASS / 0 FAIL

این تطابق معیار مقایسه عملکردی قبل و بعد سنتز را برآورده می‌کند؛ اختلاف بسیار کوچک حالت N=1 ناشی از تأخیر سلول‌ها و SDF است.

۲.۹ هشدارهای SDF

در شبیه‌سازی مستقیم تقسیم‌کننده، الحاق SDF با 0 Errors و 12 Warnings پایان یافته است. هشدارها از نوع عدم امکان الحاق برخی بررسی‌های recovery/removal به مدل شبیه‌سازی کتابخانه هستند و به مسیرهای داده یا مقادیر تأخیر اصلی آسیبی نزده‌اند. در اجرای هر دو نت‌لیست SDM+Divider تعداد هشدارهای الحاق بیشتر می‌شود، اما تست‌های عملکردی همچنان 52 PASS / 0 FAIL هستند. این هشدارها شناخته‌شده و کتابخانه/مدل‌محورند و خطای منطقی محسوب نشده‌اند.

فصل ۱۰

یکپارچه‌سازی سیستم

۱.۱۰ اتصال به SDM

در فایل frac_div_g4_top.sv، خروجی N_sel از MASH 1-1 SDM گروه ۴ به تقسیم‌کننده متصل است و خود SDM با INT65K_CLK کلاک می‌خورد. حداکثر فرکانس این کلاک در حالت N=1 همان 131.072 kHz است و بنابراین از محدوده‌ای که بلوک گروه ۴ برای آن بررسی شده فراتر نمی‌رود.

۲.۱۰ تأخیر ترتیبی فرمان

فرمان N_sel که روی لبه INT65K_CLK تولید می‌شود، در مرز پریود کامل بعدی مصرف می‌گردد. این تأخیر ترتیبی عمدی است تا تقسیم جاری هرگز نیمه‌کاره قطع نشود. تست یکپارچه‌سازی به صورت سلسله‌مراتبی N_sel_current را نیز مانیتور می‌کند و تأیید کرده که نسبت فعال فقط روی مرزهای کامل تغییر می‌کند.

۳.۱۰ مرحله T-Flip-Flop

ماژول t_flip_flop.v روی هر لبه بالارونده INT65K_CLK خروجی خود را معکوس می‌کند. این مرحله، صرف‌نظر از نامتقارن بودن چرخه کاری INT65K_CLK در حالت N=3، خروجی تقسیم بر ۲ تولید می‌کند و در حالت نامی به 32.768 kHz می‌رسد.

فصل ۱۱

مسائل، هشدارها و راه‌حل‌ها

مسئله	راه‌حل/تحلیل	وضعیت
تناقض DRS درباره پریود	فرمول و هدف فرکانسی با شبه‌کد اولیه ناسازگار بود. Hint مدرس به عنوان ملاک نهایی استفاده شد: نسبت واقعی ۱/۲/۳ و تقسیم بر ۲ نهایی خارج از ماژول.	بسته
حالت N=1	عبور مستقیم کلاک از مالتی‌پلکسر هفته سوم حذف شد؛ از دو لبه ورودی و دو رجیستر q_pos/q_neg استفاده شد.	بسته
گلیچ هنگام تغییر نسبت	فرمان جدید فقط در مرز پریود کامل اعمال می‌شود و مانیتور پیوسته پالس کوتاه در RTL و SDF فعال است.	بسته
هشدار LBR-525	هشت هشدار هنگام خواندن typical.lib برای خانواده سلول‌های لچ *RSLAT گزارش شده‌اند. این سلول‌ها در نت‌لیست نهایی استفاده نشده‌اند و هشدار متعلق به مشخصه کتابخانه است.	شناخته‌شده
هشدار CPI-506	ابزار تلاش کرده power intent را ثبت کند، در حالی که پروژه فایل UPF/CPF ندارد. اثر عملکردی ندارد.	شناخته‌شده
هشدارهای PWRA-0302/0304	ناشی از اجرای تحلیل توان vectorless بدون فایل فعالیت سوئیچینگ هستند؛ ابزار گزینه‌های نامرتبط را نادیده گرفته و تحلیل توان را کامل کرده است.	شناخته‌شده
هشدارهای SDFNET	برخی recovery/removalها در مدل وریلاگ کتابخانه متناظر ندارند. الحاق SDF با صفر خطا کامل شده و همه تست‌ها پاس هستند.	شناخته‌شده

فصل ۱۲

پاسخ مستقیم به معیارهای ارزشیابی

ردیف	معیار	شواهد و وضعیت پروژه	نتیجه
۱	گزارش‌های کوتاه دوره‌ای	گزارش کامل تمامی هفته ها در cw موجود است.	**قبول**
۲	استخراج بلوک‌دیاگرام از DRS	بلوک‌دیاگرام سیستم و جایگاه Divider در فصل ۳ این گزارش آورده شده است.	**قبول**
۳	تطابق ورودی/خروجی با DRS	چهار پورت و پهناها کاملاً مطابق مشخصات‌اند. خروجی نهایی از XOR حالت‌های رجیسترشده ساخته شده و از نظر ساختاری wire است؛ این تفاوت در فصل ۳ توضیح داده شده است.	**قبول**
۴	ماتریس تخصیص وظایف	نقش‌های A/B/C/D و مسئولیت اعضا در فصل ۶ ثبت شده است.	**قبول**
۵	کامل بودن تست‌بنچ	تمام حالات ریست، ۱/۲/۳، کد نامعتبر، تغییر دینامیک، دقت متوسط و مرحله TFF تست شده‌اند؛ تست‌های اضافه یکپارچه‌سازی نیز وجود دارد.	**قبول**
۶	Functional Simulation	13/0 برای تست مستقیم و 52/0 برای یکپارچه‌سازی ثبت شده است.	**قبول**
۷	سنتز و رفع هشدارهای خطرناک	سنتز کامل، check_design پاک و صفر خطای سنتز. هشدارهای باقی‌مانده در فصل ۱۱ شناسایی و توجیه شده‌اند و هیچ هشدار ناشناخته‌ای باقی نمانده است.	**قبول**
۸	گزارش timing/area	مساحت 602.078 μm^2، ۱۶ سلول و کمترین slack=3,714,094 ps همراه تحلیل در فصل ۸ آمده است.	**قبول**
۹	مقایسه functional/post-synthesis	همان تست‌بنچ روی RTL و نت‌لیست با MAXIMUM SDF پاس شده و مقادیر کلیدی در فصل ۹ مقایسه شده‌اند.	**قبول**
۱۰	مدل طلایی نرم‌افزاری	در فایل‌های فعلی یک مدل طلایی مستقل به زبان نرم‌افزاری مشاهده نشد. این بخش امتیاز افزوده است و برای کسب آن باید یک فایل مرجع جداگانه اضافه شود.	اختیاری
۱۱	بهینه‌سازی تایمینگ/مساحت	هفته سوم دو معماری با مساحت و تایمینگ متفاوت مقایسه شد. نسخه نهایی برای صحت رفتار و حذف کلاک‌مالتی‌پلکسر، افزایش محدود مساحت را پذیرفته است.	**قبول**

ردیف	معیار	شواهد و وضعیت پروژه	نتیجه
۱۲	کامل بودن بسته تحویلی	کدهای RTL، تست‌بنچ، لاگ‌های انتظار، اسکریپت سنتز، گزارش‌های area/timing، نت‌لیست، SDF و لاگ کامل سنتز موجودند.	**قبول**
۱۳	گزارش مکتوب نهایی	همین سند نیاز گزارش نهایی را پوشش می‌دهد.	**قبول**


فصل ۱۳

چک‌لیست اقلام قابل تحویل


- ✓ کد اصلی fractional_n_divider.v
- ✓ کد t_flip_flop.v و frac_div_system.v
- ✓ کد یکپارچه‌سازی frac_div_g4_top.sv
- ✓ تست‌بنچ مستقیم tb_frac_div_system.v
- ✓ تست‌بنچ یکپارچه‌سازی tb_system_g4.sv
- ✓ فایل قید fractional_n_divider.sdc
- ✓ اسکریپت سنتز synth_genus.tcl
- ✓ نت‌لیست و SDF پس از سنتز
- ✓ گزارش مساحت، تایمینگ، گیت‌ها، کلاک و check_design
- ✓ لاگ کامل سنتز genus_console.log
- ✓ لاگ‌های شبیه‌سازی RTL و پس از سنتز
- ✓ اسکریپت‌های رگرسیون پیش/پس از سنتز و جمع‌بندی sign-off
- ✓ گزارش عددی نهایی coverage از IMC در بسته فعلی دیده نمی‌شود؛ فقط لاگ اجرای coverage وجود دارد.
- ✓ مدرک تبادل تست‌بنچ/نت‌لیست با گروه دیگر Fractional-N Divider طبق بخش redundancy راهنما در فایل‌های فعلی دیده نمی‌شود.

فصل ۱۴


شواهد تصویری تبادل تست بنچ با گروه ۱ SimVision




شکل ۱.۱۴: خروجی کنسول SimVision مربوط به فرآیند تبادل تست‌بنچ با گروه ۱؛ مجموعه آزمون‌های اجراشده با نتیجه 23 PASS / 0 FAIL به پایان رسیده است.



شکل ۲.۱۴: شکل موج SimVision در جریان تبادل تست‌بنچ با گروه ۱؛ رفتار سیگنال‌های داخلی، N_sel و INT65K_CLK برای بررسی صحت عملکرد تقسیم‌کننده مشاهده می‌شود.



شکل ۳.۱۴: خروجی کنسول اجرای دوم در فرآیند تبادل تست‌بنچ با گروه ۱؛ تمامی آزمون‌ها با نتیجه 23 PASS / 0 FAIL با موفقیت عبور کرده‌اند.



شکل ۴.۱۴: شکل موج اجرای متقابل تست‌بنچ در تبادل با گروه ۱؛ تغییرات N_sel و پاسخ متناظر INT65K_CLK برای حالت‌های مختلف نسبت تقسیم نمایش داده شده است.

فصل ۱۵

جمع‌بندی و پیشنهادها

نسخه نهایی Fractional-N Divider پس از رفع ابهام اصلی DRS، معماری هفته سوم را به یک ساختار دو لبه‌ای بدون کلاک‌مالتی‌پلکسر تبدیل کرده است. هر سه نسبت تقسیم، کد امن، تغییر دینامیک، فرکانس متوسط و کلاک نهایی 32.768 kHz در سطح RTL و پس از سنتز صحت‌سنجی شده‌اند. سنتز TSMC 180 nm بدون خطا انجام شده، تایمینگ هدف با حاشیه بسیار بزرگ پاس است و شواهد یکپارچه‌سازی با SDM نیز نتیجه 52 PASS / 0 FAIL دارند.