PRÁCTICA 2

Diseño

Para el proceso de diseño me he basado en la FSM de ejemplo que se dá en las diapositivas del tema 4. La estructura del diseño está formada por dos procesos, uno secuencial y otro combinacional.

El registro tiene 5 entradas (reloj, reset, enable, dato y control) y 1 única salida. En la arquitectura, se han definido dos señales de tipo std logic vector para representar el estado en el que estamos. Estas señales de estado, le entrada del dato y la salida tienen un rango variable que depende de un parámetro genérico n.

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity Reg_Uni is
   generic( n : integer );
    Port ( clk, reset, CKE : in STD_LOGIC;
           control : in STD_LOGIC_VECTOR(2 downto 0);
dato : in STD_LOGIC_VECTOR(n-1 downto 0);
          salida
                          : out STD LOGIC_VECTOR(n-1 downto 0));
end Reg Uni;
architecture Behavioral of Reg_Uni is
--000 Carga el dato de entrada
--001 Contador ascendente
--010 Contador descendente
--011 Desplaza a la izquierda
--100 Desplaza a la derecha
--101 a 111 Conserva el dato
signal Estado Actual, Proximo Estado : std logic vector(n-1 downto 0) := (others => '0');
```

El proceso combinacional es el que controla las operaciones que se deben hacer con estado próximo y estado actual para que a la salida se refleje la operación que se ha seleccionado por el control.

En la lista de sensibilidad del proceso se ha incluido la señal dato, control y estado actual. Ya que se debe recalcular la salida y el próximo estado cada vez que una de estas señales cambien.


Se he hecho uso de los castings en las operaciones de suma y resta, para hacerlo directamente con la señal estado actual. Para los desplazamientos se ha asignado la parte de estado actual que corresponde a próximo estado y se ha añadido un cero por la izquierda o por la derecha, según el desplazamiento que corresponda.

```
Combinacional: process(control, dato, Estado_Actual)
       case control is
       when "000" =>
           Proximo Estado <= dato;
        when "001" =>
           Proximo_Estado <= std_logic_vector( unsigned(Estado_Actual) + 1 );</pre>
       when "010" =>
           Proximo_Estado <= std_logic_vector( unsigned(Estado_Actual) - 1 );</pre>
           Proximo_Estado(n-1 downto 1) <= Estado_Actual(n-2 downto 0);
                                        <= '0';
           Proximo_Estado(0)
       when "100" =>
           Proximo_Estado(n-2 downto 0) <= Estado_Actual(n-1 downto 1);
           Proximo_Estado(n-1) <= '0';
        when others =>
           Proximo_Estado <= Estado_Actual;
       salida <= Estado_Actual;
end process Combinacional;
```

Para el proceso secuencial se ha seguido el modelo de la FSM del tema 4. La lista de sensibilidad incluye el reloj y el reset. Cuando reset está a 1 el estado actual pasa a valer 0. Cuando reset no sea 1, es cuando la máquina de estados se actualiza cuando enable está a 1 y hay un flanco de subida del reloj.

```
Secuencial: process(clk, reset)
  begin
    if reset='1' then
        Estado_Actual <= (others => '0');
  elsif cke = '1' then
        if rising_edge(clk) then
            Estado_Actual <= Proximo_Estado;
        end if;
  end if;
  end process Secuencial;</pre>
```

Análisis RTL



En el esquemático podemos ver que el único elemento de memoria presente es el que representa el estado actual de la FSM.

Test bench

El test bench se ha hecho con manejo de ficheros igual que en los ejercicios con los estímulos en el .txt y el .csv que se ha creado a raíz de estos estímulos,

#Estímulos para Reg	Entrada, Enable	
# #ESCIMUIOS PALA KES_	biii_siiic.	50 ns,000010
# Delay Time (ns)	Input (dato, control).	50 ns,011000
		50 ns,010001
50 ns	000010	50 ns,000010
50 ns	011000	50 ns,111000
50 ns	010001	50 ns,100011
50 ns	000010	
50 ns	111000	50 ns,111000
50 ns	100011	50 ns,000100
50 ns	111000	50 ns,111000
50 ns	000100	50 ns,000010
50 ns	111000	,
50 ns	000010	50 ns,000111

Simulación

Con los estímulos del apartado anterior hemos obtenido el siguiente resultado.

Name	Value	0 ns	50 ns	100 ns	150 ns	200 ns	250 ns	300 ns	350 ns	400 ns	450 ns	500 ns
¹⊌ reset	1											
¹⊌ clk	1										תתתת	
¹⊌ CKE	1											
> ₩ control[2:0]	2	2	0	1	2	0	3	0	4	0	2	7
> ₩ dato[2:0]	0	0	3	2	0	7	4	7	0	7	X	
> ₩ salida[2:0]	0	0 7 6 5 4	3	4 5 6 7	0 7 6 5 4	3 7	6 4 0	7	3/1/0	7	6 5 4 3	2
₩ n	3	з										
₩ MEDIO_PERIODO	5000 ps						5000 ps					

En esta captura podemos ver la simulación al completo, vamos a analizarla por tramos de tiempo.

<u>0-50ns</u>: Desde el principio vemos reset a 0, por lo que la salida es 0. En cuanto reset deja de valer 1, como control está a 2, el registro funciona como contador descendente. Cuanta de 0 a 7, 6, 5...

<u>50ns-100ns</u>: Control vale 0 y dato vale 3, por lo que en el registro se carga un 3, en este caso no se aprecia demasiado bien porque la salida ya era 3 por el contador ascendente del tramo anterior.

<u>100ns-200ns</u>: En este tramo control empieza valiendo 1, por lo que el registro vemos que se comporta como un contador ascendente y luego pasa a 2 y empieza a comportarse como contador descendente.

<u>200ns-300ns</u>: En este tramos empezamos cargando un 7 con control a 0 y luego hacemos desplazamientos hacia la izquierda. De 7 (111) pasamos a 6 (110) a 4 (100) y por último 0 (000).

<u>300ns-400ns</u>: Volvemos a cargar un 7 en el registro pero, esta vez, hacemos desplazamientos a la derecha. De 7 (111) pasamos a 3 (011) y de 3 a 1(001) y a 0 (000).

<u>400ns-550ns</u>: En este tramo final he vuelto a cargar un 7 y contamos hacia atrás para cambiar el valor de salida. En 500ns ponemos control a 7 (111) para que se conserve el valor.

<u>Implementación</u>

Para la implementación se ha generado una nueva fuente que incluya el registro universal y el sincronizador como componentes. El sincronizador solo se usará para el clock enable. No se usará para el reset ya que debe ser asíncrono.

```
end Reg_Uni_Sinc;
architecture Behavioral of Reg Uni Sinc is
component Sincronizador
          qeneric(n sin : integer);
          port ( I, reset, clk : in std logic;
                 CKE : out std logic);
end component Sincronizador;
component Reg Uni
         generic( n : integer);
          port( reset,clk,cke : in std_logic;
                control : in STD_LOGIC_VECTOR(2 downto 0);
dato : in STD_LOGIC_VECTOR(n-1 downto 0);
salida : out STD_LOGIC_VECTOR(n-1 downto 0));
t Req Uni;
end component Reg Uni;
 signal s1 : std_logic := '0';
 begin
     Sincro: Sincronizador
         generic map ( n_sin )
          port map (I => I, reset => reset, clk => clk, CKE => s1);
   Registro: Reg_Uni
         generic map ( n )
          port map (control => control, dato => dato, salida => salida, reset => reset, clk => clk, cke => s1);
end Behavioral:
```

También se ha usado la fuente de constraints para asociar señales con elementos de la placa. Se ha modificado el archivo ZYBO_MASTER.xdc. Se descomenta el reloj, dos botones, 3 switches y las conexiones necesarias del Pmod JC. Necesitamos 3 conexiones del pmod, una para cada componente de dato.

```
##Pmod Header JC
```

```
set_property -dict { PACKAGE_PIN V15 | IOSTANDARD LVCMOS33 } [get_ports { dato[0] }]; set_property -dict { PACKAGE_PIN V15 | IOSTANDARD LVCMOS33 } [get_ports { dato[1] }]; set_property -dict { PACKAGE_PIN V11 | IOSTANDARD LVCMOS33 } [get_ports { dato[2] }]; #set_property -dict { PACKAGE_PIN V14 | IOSTANDARD LVCMOS33 } [get_ports { q[2] }]; #IOSTANDARD LVCMOS33 } [get_ports { jc_p[2] }]; #set_property -dict { PACKAGE_PIN V14 | IOSTANDARD LVCMOS33 } [get_ports { jc_n[2] }]; #set_property -dict { PACKAGE_PIN V14 | IOSTANDARD LVCMOS33 } [get_ports { jc_n[2] }]; #set_property -dict { PACKAGE_PIN V12 | IOSTANDARD LVCMOS33 } [get_ports { jc_p[3] }]; #set_property -dict { PACKAGE_PIN V12 | IOSTANDARD LVCMOS33 } [get_ports { jc_n[3] }]; #set_property -dict { PACKAGE_PIN V12 | IOSTANDARD LVCMOS33 } [get_ports { jc_n[3] }];
```