2η Εργαστηριακή Άσκηση


VLSI

Παντελαίος Δημήτριος Α.Μ.: 03118049

Μοίρας Αλέξανδρος Α.Μ.: 03118081

Ζήτημα 1:

Το RTL schematic του ημιαθροιστή που υλοποιήσαμε:



Πρόκειται για ένα απλό συνδυαστικό κύκλωμα με μία πύλη AND μεταξύ των δύο bit εισόδου ώστε να παράγεται κρατούμενο αν και τα δύο bits εισόδου είναι 1 και το λογικό άθροισμα των γινομένων Α'Β και AB' με δύο πύλες AND και μία OR καθώς άθροισμα 1 προκύπτει αν ένα από τα δύο bits της εισόδου είναι 1. Το κύκλωμα δημιουργήθηκε από το Vivado βασισμένο στη dataflow περιγραφή μας.


Ο VHDL κώδικας για την dataflow περιγραφή του half adder:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity half_adder_dataflow is
    Port ( A : in STD LOGIC;
          B : in STD LOGIC;
           S : out STD LOGIC;
           Cout : out STD LOGIC);
end half_adder_dataflow;
architecture Dataflow of half_adder_dataflow is
SIGNAL S1: STD_LOGIC;
SIGNAL S2: STD_LOGIC;
begin
S1 <= A AND (NOT B);
S2 <= (NOT A) AND B;
S <= S1 OR S2;
Cout <= A AND B;
end Dataflow;
```

Ο VHDL κώδικας για το testbench της dataflow περιγραφής του half adder:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity half_adder_dataflow_testbench is
end half_adder_dataflow_testbench;
architecture Behavioral of half_adder_dataflow_testbench is
signal A_test, B_test :std logic;
signal S_test, Cout_test: std logic;
component half_adder_dataflow is
    port (
        A, B: in std logic;
        S, Cout: out std logic
       );
end component;
begin
    uut: half_adder_dataflow
        port map (
           A=>A_test,
           B=>B_test,
           S=>S_test,
           Cout=>Cout_test
            );
    stimulus: process begin
        A_test<='0';
        B_test<='0';
        wait for 2ns;
        A_test<='0';
        B_test<='1';
        wait for 2ns;
        A_test<='1';
        B_test<='0';
        wait for 2ns;
        A_test<='1';
        B_test<='1';
        wait for 2ns;
    end process;
end architecture;
```

Η προσομοίωση που επιβεβαιώνει την ορθή λειτουργία του κυκλώματός μας όπως περιεγράφη και παραπάνω:




Το κρίσιμο μονοπάτι του κυκλώματος είναι αυτό από το B στο S που είναι λογικό καθώς για να παραχθεί το άθροισμα S από τις εισόδους μεσολαβούν δύο επίπεδα πυλών, ενώ στο κρατούμενο 1. Η χρονική του καθυστέρηση είναι 5.377ns.

Name	Slack	^1	Levels	Routes	High Fanout	From	To	Total Delay	Logic Delay	Net Delay
3 Path 1		00	3	4	2	В	S	5.377	3.778	1.599
4 Path 2		00	3	4	2	В	Cout	5.351	3.752	1.599

Ζήτημα 2:

Τώρα εκτός από τα FA, FB bits εισόδου έχουμε και κρατούμενο εισόδου. Το RTL Schematic του Full Adder που υλοποιήσαμε:



Εδώ εμείς ορίζουμε τη δομή του κυκλώματος χρησιμοποιώντας structural περιγραφή. Χρησιμοποιούμε δύο ημιαθροιστές όπου στον πρώτο αθροίζουμε τα δύο bits εισόδου Α και Β, ενώ στον δεύτερο αθροίζουμε το αποτέλεσμα της πρώτης άθροισης με το κρατούμενο εισόδου, ώστε να προκύψει το τελικό άθροισμα εξόδου, ενώ κρατούμενο στην έξοδο έχουμε αν οποιοσδήποτε από τους 2 ημιαθροιστές δώσει κρατούμενο (μόνο ένας από τους δύο μπορεί να δίνει) για αυτό και διασυνδέουμε τις εξόδους κρατουμένου τους με μια πύλη ΟR (την οποία υλοποιήσαμε με dataflow περιγραφή ώστε να τη χρησιμοποιήσουμε στη structural) η έξοδος της οποίας είναι το κρατούμενο του Full Adder.

Ο VHDL κώδικας για την structural περιγραφή του full adder:


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity full_adder_structural is
    Port ( FA, FB, FCin : in STD LOGIC;
           FS, FCout : out STD LOGIC
end full adder structural;
architecture Structural of full_adder_structural is
    component half_adder_dataflow is
        Port ( A, B : in STD LOGIC;
              S, Cout : out STD LOGIC
    end component;
    component or gate is
        Port ( X, Y : in STD LOGIC;
               Z : out STD LOGIC
    end component;
    signal S0, C0, C1 : STD LOGIC;
begin
U1: half_adder_dataflow PORT MAP (A=>FA, B=>FB, S=>S0, Cout=>C0);
U2: half adder dataflow PORT MAP (A=>SO, B=>FCin, S=>FS, Cout=>C1);
U3: or_gate PORT MAP (X=>C0, Y=>C1, Z=>FCout);
end Structural;
Ο VHDL κώδικας για την dataflow περιγραφή της πύλης OR:
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity or_gate is
    Port ( X : in STD LOGIC;
           Y : in STD LOGIC;
           Z : out STD LOGIC);
end or_gate;
architecture Dataflow of or gate is
begin
Z \le X OR Y;
end Dataflow:
```

Ο VHDL κώδικας για το testbench της structural περιγραφής του full adder:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity full_adder_structural_testbench is
end full_adder_structural_testbench;
architecture test_full_adder of full_adder_structural_testbench is
signal FA_test, FB_test, FCin_test :std logic;
signal FS_test, FCout_test: std_logic;
component full_adder_structural is
        FA, FB, FCin: in std logic;
       FS, FCout: out std logic
       );
end component;
begin
    uut: full_adder_structural
       port map (
           FA=>FA_test,
           FB=>FB_test,
           FCin => FCin_test,
           FS=>FS_test,
           FCout=>FCout test
     stimulus: process begin
         FA_test<='0';
         FB test<='0';
         FCin test<='0';
         wait for 2ns;
         FA test<='0';
         FB test<='0';
         FCin_test<='1';
         wait for 2ns;
         FA_test<='0';
         FB_test<='1';
         FCin_test<='0';</pre>
         wait for 2ns;
         FA test<='0';
         FB test<='1';
         FCin_test<='1';
         wait for 2ns;
         FA_test<='1';
         FB_test<='0';
         FCin_test<='0';
         wait for 2ns;
         FA test<='1';
         FB_test<='0';
         FCin_test<='1';
         wait for 2ns;
         FA test<='1';
         FB_test<='1';
         FCin_test<='0';
         wait for 2ns;
         FA_test<='1';
         FB_test<='1';
         FCin_test<='1';</pre>
         wait for 2ns;
     end process;
```

end architecture;

Η προσομοίωση που επιβεβαιώνει την ορθή λειτουργία του κυκλώματός μας για τις 8 δυνατές διαφορετικές εισόδους:




Το κρίσιμο μονοπάτι του κυκλώματος είναι από το FA στο FS καθώς χρειάζεται να υπολογιστούν δύο αθροίσματα από τους ημιαθροιστές που όπως εξηγήθηκε παραπάνω είναι χρονοβόρες διαδικασίες ενώ η πύλη OR δε φαίνεται να αυξάνει τόσο την καθυστέρηση του μονοπατιού FA-FCout. Η συνολική καθυστέρηση του πιο κρίσιμου μονοπατιού είναι 5.377ns.

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay
3 Path 1	00	3	4	2	FA	FS	5.377	3.778	1.599
→ Path 2	00	3	4	2	FA	FCout	5.351	3.752	1.599

Ζήτημα 3:

Για τον παράλληλο αθροιστή των 4 bits θα διασυνδέσουμε 4 πλήρεις αθροιστές έναν για κάθε bit, με τον πρώτο (LSB) να δέχεται από την είσοδο το κρατούμενο εισόδου του, τον 2ο από να το δέχεται από το κρατούμενο εξόδου της 1ης βαθμίδας κλπ. Το RTL Schematic στο οποίο φαίνεται η παραπάνω ιδέα είναι το εξής:



Ο VHDL κώδικας για την structural περιγραφή του 4 bit parallel adder:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity four_bit_parallel_adder_structural is
    Port ( P4A : in STD LOGIC VECTOR (3 downto 0);
           P4B : in STD LOGIC VECTOR (3 downto 0);
           PCin : in STD LOGIC;
           P4S : out STD LOGIC VECTOR (3 downto 0);
           PCout : out STD LOGIC);
end four_bit_parallel_adder_structural;
architecture Structural of four_bit_parallel_adder_structural is
component full adder structural is
   Port ( FA, FB, FCin : in STD LOGIC;
          FS, FCout : out STD LOGIC
end component;
signal C1, C2, C3 : STD LOGIC;
begin
U1: full_adder_structural PORT MAP (FA=>P4A(0), FB=>P4B(0), FCin=>PCin, FS=>P4S(0), FCout=>C1);
U2: full_adder_structural PORT MAP (FA=>P4A(1), FB=>P4B(1), FCin=>C1, FS=>P4S(1), FCout=>C2);
U3: full_adder_structural PORT MAP (FA=>P4A(2), FB=>P4B(2), FCin=>C2, FS=>P4S(2), FCout=>C3);
U4: full adder structural PORT MAP (FA=>P4A(3), FB=>P4B(3), FCin=>C3, FS=>P4S(3), FCout=>PCout);
end Structural;
```

Ο VHDL κώδικας για το testbench της structural περιγραφής του 4 bit parallel adder:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.std logic unsigned.all;
entity four bit parallel adder structural testbench is
-- Port ();
end four bit parallel adder structural testbench;
architecture test_four_bit_parallel_adder_structural_testbench of four_bit_parallel_adder_structural_testbench is
    signal PCin test :std logic := '0';
    signal P4A_test, P4B_test : std logic vector(3 downto 0) := (others => '1');
    signal PCout_test: std logic;
    signal P4S test : std logic vector(3 downto 0);
    component four bit parallel adder structural is
        Port ( P4A : in STD LOGIC VECTOR (3 downto 0);
               P4B : in STD LOGIC VECTOR (3 downto 0);
               PCin : in STD LOGIC;
              P4S : out STD LOGIC VECTOR (3 downto 0);
               PCout : out STD LOGIC);
    end component;
begin
    uut: four_bit_parallel_adder_structural
        port map(
           P4A=>P4A test,
           P4B=>P4B test,
            PCin=>PCin test,
           P4S=>P4S_test,
           PCout=>PCout test
           );
    stimulus: process begin
        for i in 0 to 1 loop
          PCin_test <= not PCin_test;</pre>
           for j in 0 to 15 loop
               P4A test <= P4A test + 1;
                for k in 0 to 15 loop
                    P4B_test <= P4B_test + 1;
                    wait for 2ns;
               end loop;
           end loop;
        end loop;
    end process;
end architecture;
```

Ένα τμήμα της προσομοίωσης (σημαντικό καθώς εξετάζει και περιπτώσεις με κρατούμενο εισόδου και χωρίς αλλά και περιπτώσεις όπου προκύπτει κρατούμενο εξόδου) η οποία εκτελείται εξαντλητικά για όλες τις περιπτώσεις (ωστόσο δε χωράει σε ένα screenshot για να συμπεριληφθεί εξ ολοκλήρου στην αναφορά):





Το critical path του κυκλώματος είναι από το P4B[0] στα P4S[2], P4S[3] δηλαδή από το LSB του δεύτερου προσθετέου στα MSB του τελικού αθροίσματος που είναι λογικό γιατί για να υπολογιστεί το MSB αυτού του αθροίσματος πρέπει να υπολογιστούν ένα ένα και τα 4 αθροίσματα του 1 bit ξεκινώντας από το LSB, με κάθε ένα από αυτά να περιμένει έως ότου το προηγούμενο παράξει το κρατούμενο εξόδου του. Οπότε το MSB εξαρτάται από το κρατούμενο που θα παράξει η πρώτη βαθμίδα και σιγά σιγά θα γίνει propagate ως αυτό. Η συνολική του καθυστέρηση είναι 5.970ns.

Name	Slack	^1	Levels	Routes	High Fanout	From	To	Total Delay	Logic Delay	Net Delay	Requirement	Source Clock	Destination Clock	Exception	Clock Uncertainty
3 Path 1		∞	4	5	3	P4B[0]	P4S[2]	5.970	3.904	2.066	00	input port clock			0.000
3 Path 2		∞	4	5	3	P4B[0]	P4S[3]	5.970	3.904	2.066	00	input port clock			0.000
3 Path 3		∞	4	5	3	P4B[0]	PCout	5.964	3.898	2.066	00	input port clock			0.000
3 Path 4		∞	3	4	3	P4B[0]	P4S[0]	5.351	3.752	1.599	00	input port clock			0.000
3 Path 5		00	3	4	2	P4B[1]	P4S[1]	5.351	3.752	1.599	00	input port clock			0.000

Ζήτημα 4:

Για να κατασκευάσουμε BCD πλήρη αθροιστή θα χρησιμοποιήσουμε παράλληλους αθροιστές των τεσσάρων bit σε συνδυασμό με λογικές πύλες AND και μια OR 3 εισόδων τις οποίες κατασκευάζουμε με dataflow περιγραφή. Συγκεκριμένα θεωρούμε ότι οι δύο προσθετέοι είναι σε BCD μορφή και τους δίνουμε ως είσοδο στον πρώτο παράλληλο αθροιστή των 4 bit μαζί με το κρατούμενο εισόδου. Αν προκύψει κρατούμενο εξόδου ή είναι 1 τα bit 3 και 2 ή 3 και 1 του αθροίσματος εξόδου (εδώ χρησιμοποιούνται οι 2 AND και η OR 3 εισόδων) τότε το αποτέλεσμα της άθροισης είναι μεγαλύτερο ή ίσο του 10 άρα το κρατούμενο εξόδου τίθεται σε 1. Αν το άθροισμα είναι μεγαλύτερο ή ίσο του 10 σε αυτό προστίθεται το 6 (μέσω ενός δεύτερου παράλληλου αθροιστή 4 bit ο οποίος προσθέτει στο άθροισμα του πρώτου αθροιστή το 6 αν Cin=1 αλλιώς το 0) εκτελώντας με αυτόν τον τρόπο δεκαδική διόρθωση. Το κρατούμενο εξόδου αυτού του αθροιστή δεν έχει κάποια σημασία οπότε αγνοείται. Το RTL Schematic του κυκλώματος που περιεγράφη παραπάνω είναι το εξής:





Ο VHDL κώδικας για την structural περιγραφή του BCD adder:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity BCD_full_adder_structural is
   Port ( P4A_BCD : in STD LOGIC VECTOR (3 downto 0);
          P4B_BCD : in STD LOGIC VECTOR (3 downto 0);
           PCin_BCD : in STD LOGIC;
          P4S BCD : out STD LOGIC VECTOR (3 downto 0);
          PCout_BCD : inout STD LOGIC);
end BCD_full_adder_structural;
architecture Structural BCD of BCD full adder structural is
   component four_bit_parallel_adder_structural is
        Port ( P4A : in STD LOGIC VECTOR (3 downto 0);
              P4B : in STD LOGIC VECTOR (3 downto 0);
              PCin : in STD LOGIC;
              P4S : out STD LOGIC VECTOR (3 downto 0);
              PCout : out STD LOGIC
   end component;
   component and_gate is
       Port ( X_and : in STD_LOGIC;
              Y_and : in STD_LOGIC;
              Z_and : out STD LOGIC);
   end component;
   component or gate 3 input is
       Port ( X : in STD LOGIC;
          Y : in STD LOGIC;
          Z : in STD LOGIC;
          or_output : out STD LOGIC);
   end component;
   signal andl, and2, carry of first_adder, dontcare : STD LOGIC;
   signal result_of_first_adder, input_of_second_adder : STD LOGIC VECTOR(3 downto 0);
begin
ADDER1: four_bit_parallel_adder_structural PORT MAP (P4A=>P4A_BCD, P4B=>P4B_BCD, PCin=>PCin_BCD, P4S=>result_of_first_adder, PCout=>carry_of_first_adder);
AND_first: and_gate FORT MAP (X_and =>result_of_first_adder(3) , Y_and=>result_of_first_adder(2), Z_and=>and1);
AND_second: and_gate FORT MAP (X_and =>result_of_first_adder(3) , Y_and=>result_of_first_adder(1), Z_and=>and2);
OR_carry: or_gate_3 input PORT MAP (X =>and1, Y=>and2, Z=>carry of_first_adder, or_output=>PCout_BCD);
ADDER2: four_bit_parallel_adder_structural PORT MAP (P4A=>result_of_first_adder, P4B(3)=>'0', P4B(2)=>PCout_BCD, P4B(1)=>PCout_BCD, P4B(0)=>'0', PCin=>'0', P4S=>P4S_BCD, PCout=>dontcare);
end Structural BCD;
```

Ο VHDL κώδικας για την dataflow περιγραφή της πύλης AND:

Ο VHDL κώδικας για την dataflow περιγραφή της πύλης OR 3 εισόδων:

Ο VHDL κώδικας για το testbench της structural περιγραφής του BCD adder:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.std logic unsigned.all;
entity BCD full adder structural testbench is
end BCD_full_adder_structural_testbench;
architecture Behavioral of BCD_full_adder_structural_testbench is
    signal PCin_BCD_test :std_logic := '0';
    signal P4A BCD test, P4B BCD test : std logic vector(3 downto 0) := (others => '1');
    signal PCout_BCD_test: std logic;
    signal P4S_BCD_test : std logic vector(3 downto 0);
    component BCD_full_adder_structural is
       Port ( P4A_BCD : in STD LOGIC VECTOR (3 downto 0);
           P4B_BCD : in STD LOGIC VECTOR (3 downto 0);
           PCin_BCD : in STD LOGIC;
           P4S_BCD : out STD LOGIC VECTOR (3 downto 0);
           PCout_BCD : inout STD LOGIC);
    end component;
begin
 uut: BCD_full_adder_structural
        port map (
           P4A_BCD=>P4A_BCD_test,
           P4B BCD=>P4B BCD test,
           PCin_BCD=>PCin_BCD_test,
           P4S_BCD=>P4S_BCD_test,
           PCout BCD=>PCout BCD test
            );
    stimulus: process begin
        for i in 0 to 1 loop
           PCin BCD_test <= not PCin BCD_test;
            for j in 0 to 9 loop
                P4A_BCD_test <= P4A_BCD_test + 1;
                for k in 0 to 9 loop
                    P4B BCD test <= P4B BCD test + 1;
                    wait for 2ns;
                end loop;
                P4B BCD test <= "1111";
                wait for 2ps;
            end loop;
            P4A_BCD_test <= "1111";
            wait for 2ps;
        end loop;
    end process;
end architecture;
```

Πάλι παρουσιάζουμε ένα κρίσιμο τμήμα της προσομοίωσης καθώς η εξαντλητική είναι πολύ μεγάλη:




Το critical path του κυκλώματος είναι το μονοπάτι από το P4B_BCD[0] (LSB δεύτερου προσθετέου) στο P4S_BCD[3] (MSB αθροίσματος εξόδου) που είναι λογικό καθώς για τον υπολογισμό του αθροίσματος εξόδου μεσολαβούν δύο παράλληλοι αθροιστές των 4 bit που για κάθε έναν το πιο χρονοβόρο μονοπάτι είναι ο υπολογισμός του τελευταίου bit του αθροίσματος όπως εξηγήθηκε παραπάνω ενώ πχ το κρατούμενο εξόδου εδώ υπολογίζεται διατρέχοντας μόνο έναν παράλληλο αθροιστή. Η συνολική του καθυστέρηση είναι 7.14ns.



Ζήτημα 5:

Για να υλοποιήσουμε τον παράλληλο BCD αθροιστή των 4 ψηφίων απλώς διασυνδέουμε 4 BCD Full Adders του προηγούμενου ερωτήματος με το κρατούμενο εξόδου του LSB να είναι κρατούμενο εισόδου του 2ου LSB κ.ο.κ. εντελώς αντίστοιχα με τη λογική του ζητήματος 3. Το RTL schematic αυτής της δομής:



Ο VHDL κώδικας για την structural περιγραφή του four digits BCD adder:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity four bit parallel BCD adder structural is
    Port ( in_digitAl : in STD LOGIC VECTOR (3 downto 0);
          in digitA2 : in STD LOGIC VECTOR (3 downto 0);
           in digitA3 : in STD LOGIC VECTOR (3 downto 0);
           in_digitA4 : in STD LOGIC VECTOR (3 downto 0);
           in digitBl : in STD LOGIC VECTOR (3 downto 0);
           in digitB2 : in STD LOGIC VECTOR (3 downto 0);
           in digitB3 : in STD LOGIC VECTOR (3 downto 0);
           in digitB4 : in STD LOGIC VECTOR (3 downto 0);
           out digit1 : out STD LOGIC VECTOR (3 downto 0);
          out digit2 : out STD LOGIC VECTOR (3 downto 0);
           out_digit3 : out STD LOGIC VECTOR (3 downto 0);
           out digit4 : out STD LOGIC VECTOR (3 downto 0);
           four_digits_BCD_Cin : in STD LOGIC;
           four digits BCD Cout : inout STD LOGIC);
end four_bit_parallel_BCD_adder_structural;
architecture Structural of four bit parallel BCD adder structural is
component BCD_full_adder_structural is
    Port ( P4A BCD : in STD LOGIC VECTOR (3 downto 0);
          P4B_BCD : in STD LOGIC VECTOR (3 downto 0);
          PCin BCD : in STD LOGIC;
          P4S BCD : out STD LOGIC VECTOR (3 downto 0);
           PCout BCD : inout STD LOGIC);
end component;
signal Cl, C2, C3 : STD LOGIC;
begin
BCD adder1: BCD full adder structural PORT MAP (P4A BCD=>in digitAl, P4B BCD=>in digitBl, PCin BCD=>four digits BCD Cin, P4S BCD=>out digit1, PCout BCD=>C1);
BCD adder2: BCD full adder structural PORT MAP (P4A BCD=>in digitA2, P4B BCD=>in digitB2, PCin BCD=>C1, P4S BCD=>out digit2, PCout BCD=>C2);
BCD adder3: BCD full adder structural PORT MAP (P4A BCD=>in digitA3, P4B BCD=>in digitB3, PCin BCD=>C2, P4S BCD=>out digit3, PCout BCD=>C3);
BCD adder4: BCD full adder_structural PORT MAP (P4A_BCD=>in_digitA4, P4B_BCD=>in_digitB4, PCin_BCD=>C3, P4S_BCD=>out_digit4, PCout_BCD=>four_digits_BCD_Cout);
end Structural;
```

Ο VHDL κώδικας για το testbench της structural περιγραφής του four digits BCD adder:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity four_bit_parallel_BCD_adder_structural_testbench is
end four_bit_parallel_BCD_adder_structural_testbench;
architecture Behavioral of four_bit_parallel_BCD_adder_structural_testbench is
signal four_digits_BCD_Cin_test : STD LOGIC :='0';
signal in digitA4 test, in digitA3 test, in digitA2 test, in digitA1 test,
         in_digitB4_test, in_digitB3_test, in_digitB2_test, in_digitB1_test,
         out digit4 test, out digit3 test, out digit2 test, out digit1 test : STD LOGIC VECTOR(3 downto 0);
signal four_digits_BCD_Cout_test : STD LOGIC;
component four bit parallel BCD adder structural is
   Port (in digitAl : in STD LOGIC VECTOR (3 downto 0);
           in digitA2 : in STD LOGIC VECTOR (3 downto 0);
           in digitA3 : in STD LOGIC VECTOR (3 downto 0);
           in digitA4 : in STD LOGIC VECTOR (3 downto 0);
           in digitBl : in STD LOGIC VECTOR (3 downto 0);
           in digitB2 : in STD LOGIC VECTOR (3 downto 0);
           in_digitB3 : in STD LOGIC VECTOR (3 downto 0);
           in_digitB4 : in STD LOGIC VECTOR (3 downto 0);
           out_digitl : out STD LOGIC VECTOR (3 downto 0);
           out_digit2 : out STD LOGIC VECTOR (3 downto 0);
           out_digit3 : out STD LOGIC VECTOR (3 downto 0);
           out_digit4 : out STD LOGIC VECTOR (3 downto 0);
          four_digits_BCD_Cin : in STD LOGIC;
           four_digits_BCD_Cout : inout STD LOGIC);
end component;
```

```
uut: four bit parallel BCD adder structural
       port map (
           in digitAl=>in digitAl test,
           in digitA2=>in digitA2 test,
           in_digitA3=>in_digitA3_test,
           in digitA4=>in digitA4 test,
           in digitBl=>in digitBl test,
           in digitB2=>in digitB2 test,
           in digitB3=>in digitB3 test,
           in digitB4=>in digitB4 test,
           out digitl=>out digitl test,
           out digit2=>out digit2 test,
           out digit3=>out digit3 test,
           out_digit4=>out_digit4_test,
           four digits BCD Cin=>four digits BCD Cin test,
           four digits BCD Cout=>four digits BCD Cout test
           );
stimulus: process begin
   for i in 0 to 1 loop
          four digits BCD Cin test <= not four digits BCD Cin test;
          in_digitAl_test<="1001";
          in_digitA2_test<="1001";
          in digitA3 test<="1001";
          in_digitA4_test<="1001";
          in_digitBl_test<="1001";
          in_digitB2_test<="1001";
          in_digitB3_test<="1001";
          in_digitB4_test<="1001";
          wait for 2ns;
```

```
in_digitAl_test<="1001";
             in_digitA2_test<="1001";
             in_digitA3_test<="1001";
             in digitA4 test<="1001";
             in_digitBl_test<="0001";
             in_digitB2_test<="0000";
             in_digitB3_test<="0000";
             in_digitB4_test<="0000";
             wait for 2ns;
             in_digitAl_test<="0100";
             in_digitA2_test<="0010";
             in_digitA3_test<="0101";
             in_digitA4_test<="0000";
             in_digitBl_test<="0110";
             in digitB2 test<="0100";
             in_digitB3_test<="0011";
             in_digitB4_test<="0000";
             wait for 2ns;
             in_digitAl_test<="0000";
             in digitA2 test<="0000";
             in_digitA3_test<="0101";
             in_digitA4_test<="0001";
             in_digitBl_test<="1001";
             in_digitB2_test<="0111";
             in_digitB3_test<="0010";
             in digitB4 test<="0000";
             wait for 2ns;
      end loop;
end process;
end Behavioral;
```

Τώρα για να ελέγξουμε το κύκλωμα, επειδή εξαντλητικά οι περιπτώσεις θα ήταν υπερβολικά πολλές (1000*10000*2), προσομοιώσαμε μόνο ορισμένες που θεωρήθηκαν κρίσιμες, όπως την άθροιση αριθμών που το αποτέλεσμα δε χωρά σε 4 δεκαδικά ψηφία και κάποιες περιπτώσεις αναμενόμενης λειτουργίας, με και χωρίς κρατούμενο εισόδου.

Name	Value		64 ns	66 ns	68 ns	70 ns	72 ns	74 ns	76 ns	78 ns 80
le four_diin_tes	0									
> Input1	9999	1500	99	99	0524	1500	99	99	0524	1500
> Input2	9999	0279	9999	0001	0346	0279	9999	0001	0346	0279
Sum_Output	9998	1779	9999	0001	0871	1780	9998	0000	0870	1779
le four_dit_test	1									

Το critical path του κυκλώματος είναι από το in_digitB1[1] (20 LSB του πρώτου ψηφίου του δεύτερου προσθετέου) ως τα out_digit4[2], out_digit4[3] (MSB του τελευταίου ψηφίου του αθροίσματος εξόδου) καθώς τόσο εντός των BCD Full Adders όσο και μεταξύ τους πρέπει το κρατούμενο να διαδίδεται από τα λιγότερο σημαντικά bits ή ψηφία στα περισσότερο. Η χρονική του καθυστέρηση είναι 11.262ns.

1₀ Path 2 ∞ 13 14 7 in_digitB1[1] out_digit[4]3 11.262 4.992 6.270 ∞ input port clock 1₀ Path 3 ∞ 12 13 7 in_digitB1[1] out_digit4[1] 10.689 4.868 5.821 ∞ input port clock 1₀ Path 4 ∞ 11 12 7 in_digitB1[1] four_digits_BCD_Cout 10.088 4.744 5.344 ∞ input port clock	Name Path 1	Slack ^1		14	High Fanout		To	11.262	Logic Delay 4.992	6.270		Source Clock input port clock	Destination Clock	Excopation	Clock Uncertainty 0.000
Ъ Path 3 ∞ 12 13 7 in_digitB1[1] out_digit[4]1 10.689 4.888 5.821 ∞ input port clock Ъ Path 4 ∞ 11 12 7 in_digitB1[1] four_digits_BCD_Cout 10.088 4.744 5.344 ∞ input port clock			13	14				11.202	4.552	0.270		iliput port clock			0.000
\[\begin{array}{c c c c c c c c c c c c c c c c c c c	3 Path 2	∞	13	14	7	in_digitB1[1]	out_digit4[3]	11.262	4.992	6.270	00	input port clock			0.000
	3 Path 3	00	12	13	7	in_digitB1[1]	out_digit4[1]	10.689	4.868	5.821	00	input port clock			0.000
7 Date 5 0 40 7 in disposal 1 0 004 4 400 4 405 instantial	Path 4	∞	11	12	7	in_digitB1[1]	four_digits_BCD_Cout	10.088	4.744	5.344	00	input port clock			0.000
1> Path 5 ∞ 9 10 7 in_digitB1[1] out_digit3[1] 8.931 4.496 4.435 ∞ input port clock	3 Path 5	∞	9	10	7	in_digitB1[1]	out_digit3[1]	8.931	4.496	4.435	00	input port clock			0.000
1 Path 6 ∞ 9 10 7 in_digitB1[1] out_digit3[2] 8.931 4.496 4.435 ∞ input port clock	3 Path 6	∞	9	10	7	in_digitB1[1]	out_digit3[2]	8.931	4.496	4.435	00	input port clock			0.000