

Lab4: 简易单周期 CPU I/O扩展和新指令扩展实验

实验目的

1. 掌握CPU 的外设I/O 模块的设计方法。理解 I/O 地址空间的译码设计方法。
2. 掌握Vivado 仿真、实现、板级验证方式。
3. 通过扩展新指令的实现，深入理解CPU对指令的译码、执行原理和实现方式。


实验平台

1. MacOS Parallel Desktop虚拟机
2. Xilinx 的Vivado 开发套件(2019.1 版本)。
3. Xilinx 的EGO1 FPGA开发板

实验思路与过程

第一部分：I/O框架设计，仿真验证与板上验证

按照实验指导书中添加文件、创建项目后，主要对 `sc_computer_main.v`，`sc_cpu_iotest.v`，`sc_datamem.v` 进行连线修改。参考的数据通路图为实验指导书中图3，即下图部分






图1: I/O框架数据通路图

根据框架图在对应源文件中找到相应定义的信号，进行模块例化与连接。这里的地址定义方式为：0~0x7f是data_mem的地址空间，0x80~0xff为I/O的地址空间。这在提供的文件中已经定义好。补充的 sc_datamem 中对 io_output 和 io_input 模块的例化代码如下图：

```

42  //IO output , io_output ,add here
43  io_output IO_output (
44      .out_port0(out_port0),
45      .out_port1(out_port1),
46      .out_port2(out_port2),
47      .addr(addr),
48      .datain(datain),
49      .write_io_enable(write_io_enable),
50      .io_clk(dmem_clock),
51      .resetn(resetn)
52  );
53
54
55  //IOinput , io_input ,add here
56  io_input IO_input (
57      .addr(addr),
58      .io_clk(dmem_clock),
59      .io_read_data(io_read_data),
60      .in_port0(in_port0),
61      .in_port1(in_port1)
62  );

```

图2: sc_datamem的I/O模块例化代码

datamem 模块在 sc_computer_main 中的例化如下图，根据框架图与模块定义进行相应例化即可。imem模块和sc_cpu模块与lab3中基本一致。

```

18 //sc_cpu , CPU module. add here
17 sc_cpu cpu(
16   .clock(clock),
15   .resetn(resetn),
14   .inst(inst),
13   .mem(memout),
12   .pc(pc),
11   .wmem(wmem),
10   .aluout(aluout),
9    .data(data));
8
7
6 //sc_instmem , instruction memory.add here
5 sc_instmem imem (
4   .addr(pc),
3   .inst(inst),
2   .clock(clock),
1   .imem_clock(imem_clock));
36
1 //sc_datamem  data memory and IO module.add here
2 sc_datamem dmem (
3   .resetn(resetn),
4   .addr(aluout),           // 地址输入来自CPU的aluout
5   .datain(data),           // 写入数据来自CPU的数据
6   .dataout(memout),        // 读取的数据输出到memout
7   .we(wmem),               // 写使能信号来自CPU
8   .clock(clock),
9   .dmem_clock(dmem_clock),
10  .out_port0(out_port0),
11  .out_port1(out_port1),
12  .out_port2(out_port2),
13  .in_port0(in_port0),
14  .in_port1(in_port1)
15  );

```

图3: sc_computer_main例化代码

sc_computer_main 作为软核顶层加入了I/O框架后，可以将pc/inst等在lab3中用于测试功能的输入输出信号端口删去，保留clock与I/O端口即可。sc_computer_main 在 sc_cpu_iotest 中的例化如下图。使用 clock_and_mem_clock 模块生成CPU核、IROM和DRAM的时钟信号，将in_port的五位信号拓展为32位，并接入例化的 sc_computer_main 即可完成CPU I/O框架的顶层子模块连接。

```

36 //clock_and_mem_clock unit, generate clock, imem_clock, dmem_clock , add here
37 wire clock, imem_clock, dmem_clock;
38 clock_and_mem_clock clock_gen (sys_clk_in, clock, imem_clock, dmem_clock);
39
40
41 //extend in_port0 to 32bit, in_port0 = {27'b0,sw_pin}; add here
42 wire [31:0] in_port0;
43 in_port in_port_0 (sw_pin, in_port0);
44
45
46 //extend in_port1 to 32bit, in_port1 = {27'b0,dip_pin}; add here
47 wire [31:0] in_port1;
48 in_port in_port_1 (dip_pin, in_port1);
49
50
51 //sc_computer_main unit , add here
52 wire [31:0] out_port0, out_port1, out_port2;
53 sc_computer_main computer_main (
54     .resetn(sys_rst_n),
55     .clock(clock),
56     .imem_clock(imem_clock),
57     .dmem_clock(dmem_clock),
58     .out_port0(out_port0),
59     .out_port1(out_port1),
60     .out_port2(out_port2),
61     .in_port0(in_port0),
62     .in_port1(in_port1)
63 );

```

图4: sc_cpu_iotest例化代码

测试程序和实验指导书提供的相一致。

完成以上代码后使用提供的.coe文件进行IROM, DRAM的IP例化，即可进行仿真。根据实验指导书中对Generate Bitstream过程出现报错的错误进行修复（在管脚约束文件.xdc中加入
`set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets
computer_main/cpu/rf/dram_i_492_1]`）后，可以正确进行综合与实现，进行板级结果验证。仿真波形与板级验证图片见实验结果部分。

第二部分：扩展新指令hamd，仿真验证与板上验证

创建新的project，引入和lab4第一部分相同的文件，复制一份 alu.v 和 sc_cu.v 文件并替换项目中的文件，对 alu.v 和 sc_cu.v 进行修改以支持hamd自定义指令。

hamd指令格式为：func7 = 0100000，op = 0110011(即R-type的op), func3=111。原来实现的 sc_cu.v 中仅有 i_and 指令，它的func3和op字段与 hamd 一致，func7位0000000，与新添加的 hamd 指令仅可通过func7进行区分，也即 inst[30] 为1或为0。在 sc_cu.v 中增加对 hamd 指令的译码代码如下：

```

35    wire i_and = r_type & (func3 == 3'b111) & ~inst[30];           //111
34    wire i_or  = r_type & (func3 == 3'b110);                       //110
33    wire i_xor = r_type & (func3 == 3'b100);                       //100
32    wire i_sll = r_type & (func3 == 3'b001);                       //001
31    wire i_srl = r_type & (func3 == 3'b101) & ~inst[30];          //101, 0
30    wire i_sra = r_type & (func3 == 3'b101) & inst[30];           //101, 1
29    wire i_hamd = r_type & (func3 == 3'b111) & inst[30];
28

```

图5: sc_cu.v中对hamd指令译码代码

同时将hamd的aluc信号定义为1111，通过该信号指示alu进行汉明距离计算。产生aluc信号代码修改如下图。

```

1    assign aluc[3] = i_sub | i_sra | i_srai | i_beq | i_bne | i_hamd;
62   assign aluc[2] = i_and | i_or | i_xor | i_srl | i_sra | i_andi | i_ori | i_xori | i_srli | i_srai | i_hamd;
1    assign aluc[1] = i_and | i_or | i_andi | i_ori | i_lui | i_hamd;
2    assign aluc[0] = i_and | i_sll | i_srl | i_sra | i_andi | i_slli | i_srli | i_srai | i_hamd;

```

图6: sc_cu.v中修改aluc信号产生逻辑

最后要在 wreg 中加入 | i_hamd，使得i_hamd产生wreg信号，对regfile进行写入。代码如下

```

4    assign wreg = i_add | i_sub | i_and | i_or | i_xor |
3    | i_sll | i_srl | i_sra | i_addi | i_andi |
2    | i_ori | i_xori | i_srli | i_slli | i_srai | i_lw | i_jalr | i_lui | i_jal | i_hamd;
1

```

图7: sc_cu.v中修改wreg信号产生逻辑

其他控制信号不需要产生。接下来在 alu.v 中实现对两个32位数的汉明距离进行计算。首先将两输入取异或，再用分治并行方法数异或结果中1的个数，即可得到两数的汉明距离。在 alu.v 中添加代码如下

```

40 module alu (a,b,aluc,s,z);
32   wire [31:0] xor_result = a ^ b;
31
30   // 计算异或结果中1的个数 (并行计数法)
29   function [5:0] count_ones;
28     input [31:0] num;
27     reg [31:0] x;
26     begin
25       x = num;
24       // 并行计数算法 (SWAR - SIMD Within A Register)
23       x = (x & 32'h55555555) + ((x >> 1) & 32'h55555555); // 每2位中1的个数
22       x = (x & 32'h33333333) + ((x >> 2) & 32'h33333333); // 每4位中1的个数
21       x = (x & 32'h0F0F0F0F) + ((x >> 4) & 32'h0F0F0F0F); // 每8位中1的个数
20       x = (x & 32'h00FF00FF) + ((x >> 8) & 32'h00FF00FF); // 每16位中1的个数
19       x = (x & 32'h0000FFFF) + ((x >> 16) & 32'h0000FFFF); // 完整的32位中1的个数
18       count_ones = x[5:0]; // 最多32个1, 用6位表示
17     end
16   endfunction
15
14   assign s = (aluc == 4'b0000)? a + b:
13             (aluc == 4'b1000)? a - b:
12             (aluc == 4'b0111)? a & b:
11             (aluc == 4'b0110)? a | b:
10             (aluc == 4'b0100)? a ^ b:
9             (aluc == 4'b0010)? b :
8             (aluc == 4'b0001)? a << b:
7             (aluc == 4'b0101)? a >> b:
6             (aluc == 4'b1101)? $signed($signed(a) >>> $signed(b)):
5             (aluc == 4'b1111)? count_ones(xor_result) :
4             0;
3   assign z = (s == 0);
2

```

图8: alu.v中实现汉明距离计算代码

定义了count_ones函数，将a, b异或的结果输入即可得到汉明距离。解释如下：异或是将两数中位数相同的地方置零，不同的地方置一，那么求汉明距离只需求取异或后的数中1有多少个。直接使用右移判断的方法太慢，可以使用掩码与位运算，在32位数中进行并行分治操作来快速计算1的个数。第一次移位的掩码32'h55555555，即01的2位循环，移位相加计算后每2位中都存储着“原来数中这2位中1的个数”。第二次掩码为32'h33333333，即0011循环，移位相加将两位两位的结果两两合并，得到4位的“原来数中这4位中1的个数”。后面的掩码循环部分分别为00001111，00FF，0000FFFF，即将4位结果合成8位，8位结果合成16位，最后得到的32位表示原32位数中1的个数。由于32位数最多32个1，只需取后6位，作为alu的输出。

代码完成后，更改 lpm_rom_irom.coe 文件中add x16, x14, x15指令部分(00f70833)为hamd x16, x14, x15指令(40f778

33)，进行IROM与DRAM例化后，进行仿真验证。在.xdc中按generate bitstream的报错在.xdc中加入set_property ALLOW_COMBINATORIAL_LOOPS TRUE [get_nets computer_main/cpu/alu_b/alub[5]]语句，可以正确生成bit流进行板上验证。

实验结果

第一部分

仿真波形如下图




图9: 第一部分仿真波形

与实验指导书中参考结果一致，400ns后outport[2]为outport[1]与outport[0]之和，outport[1]和outport[0]分别与inport[1]/inport[0]相等。

板上验证照片如下图




图10: 第一部分板上验证结果

11001(25)和11010(26)相加为51，在数码管上显示，结果正确。

第二部分

仿真波形如下图




图11: 第二部分仿真波形

400ns后, outport[1]值为1, outport[2]值为2, 二进制表示为01和10, 汉明距离应为2, 后续波形中010(2)和011(3)汉明距离为1, 011(3)和100(4)汉明距离为3, 均正确。

板上验证照片如下图




图12: 第二部分板上验证结果

01101(13)与01010(10)的汉明距离为3, 在数码管上显示, 结果正确。