

Universitatea Tehnică "Gheorghe Asachi" din Iași



FACULTATEA DE AUTOMATICĂ ȘI CALCULATOARE

ELECTRONICĂ DIGITALĂ

Proiect

Tema: REG paralel – inel – v1

Student:

- Holban Mihnea – Bogdan

Grupa: 1210B

Coordonator:

Asist.Drd. Marius Obreja

2021

1. Specificatiile proiectului:

REG paralel - inel - v1

Să se implementeze în FPGA prin descriere în limbaj VHDL, un sistem secvenţial : cu reset prioritar activ pe 0; cu două intrări de selecţie din care să se stabilească funcţionare de registru paralel, respectiv, registru în inel cu deplasare stânga/dreapta.

Fişierul bitstream rezultat în urma procesului de implementare va fi verificat utilizând placii de dezvoltare BASYS3.

2. REG paralel - inel - v1

Proiectul contine entitatea REG paralel – inel – v1 in care avem declarate variabile folosite in executarea programului. Structura contine un vectori pentru intrari (D) si inca unul pentru iesiri (Q) de tip bit_vector pe 8 biti, o variabila pentru semnalul de clock si un vector de tip std_logic_vector pentru intrarea de selectie a programului. Rezultatele vor fi afisate pe LED-uri.

Se foloseste o instructiune if pentru a verifica daca clock-ul este pe tactul ascendent (butonul U18 sa fie apasat). In cazul in care conditia este adevarata, se verifica intrarea de selectie, iar pe baza acesteia se decide operatia ce urmeaza a se efectua: resetul activ pe 0, registrul paralel sau registru inel cu deplasare stanga/dreapta.

3. Metoda de implementare

Implementarea s-a realizat pe o placuță BASYS 3 iar ca mediu de programare s-a folosit limbajul VHDL.

Plăcuța BASYS 3:



Aceste librării conțin tipuri de date și functii. Cu ajutorul lor putem declara vectori, constante, variabile de numere întregi, reale, etc.

Exemple de declarații conținute pe care le vom folosi:

- std_logic
- std_logic_vector, bit_vector
- funcții logice pentru std logic, std logic vector
- funcții de conversie între std logic vector și bit vector

In implementarea problemei s-au folosit urmatoarele:

- 1) CLK- clock-ul circuitului acționat de la unul din butoanele externe ale plăcuței(middle button);
- 2) Switch-uri- 10 Switch-uri dintre care 2 sunt folosite pentru selecția funcționării(reset / registru paralel / registru inel dreapta/ registru inel stânga) și 8 pentru setarea intrării sistemului;
- 3) LED-uri 8 Led-uri folosite pentru afișare

4. Descrierea (scurta) a sistemului de dezvoltare BASYS 3

Placa de dezvoltare BASYS 3 este un circuit de dezvoltare complet si ready-to-use bazat pe ultimele Artix-7 Field Programmable Gate Array(FPGA) produse de Xilinx. Cu o mare capacitate de FPGA si cu ocolectie de porturi USB, VGA si altele, placa de dezvoltare BASYS 3 permite proiectarea unor design-uri variate, atat circuite introductorii combinationale, cat si circuite secventiale complexe ca procesoarele si controllerele embedded.

5. Editarea fisierului VHDL

----reg_par_inel.vhd(TOP MODULE)------

Entitatea reg_par_inel:

```
22 | library IEEE;
23 use IEEE.STD LOGIC 1164.ALL;
24
25 ⊕ entity reg par inel is
26 !
       Port (
27
            D: in bit vector (7 downto 0);
            Q: out bit vector (7 downto 0);
29 !
            clk: in std logic;
             s: in std logic vector(1 downto 0)
31
32 @ end reg_par_inel;
33
34 - architecture Behavioral of reg par inel is
       signal registru: bit vector(7 downto 0);
36 | begin
37
       Q<=registru;
38 ⊖
       process (clk)
39 !
       begin
40 ⊖
            if rising edge(clk) then
41 ⊖
                if s(1) = '0' and s(0) = '0' then --reset activ pe 0
42 !
                     registru<= "00000000";
                elsif s(1) = '0' and s(0) = '1' then --registru paralel
43
44 1
                     registru<=D;
                elsif s(1) = '1' and s(0) = '0' then --registru în inel ou deplasare dreapta
45 !
                     registru <= registru ror 1;
47 1
               elsif s(1) = '1' and s(0) = '1' then --registru în inel cu deplasare stânga
                     registru <= registru rol 1;
49 🖨
                end if;
50 🖯
            end if;
51 0
       end process;
53 end Behavioral;
```

6. Editarea fisierului de constrangeri

Switch-uri

```
11 ! ### Switches
12 | set property PACKAGE_PIN V17 [get ports {D[0]}]
13 !
        set property IOSTANDARD LVCMOS33 [get ports {D[0]}]
14 | set property PACKAGE_PIN V16 [get_ports {D[1]}]
15
       set property IOSTANDARD LVCMOS33 [get ports {D[1]}]
16 | set property PACKAGE_PIN W16 [get ports [D[2]]]
        set property IOSTANDARD LVCMOS33 [get ports {D[2]}]
18 : set_property PACKAGE_PIN W17 [get_ports {D[3]}]
19:
        set property IOSTANDARD LVCMOS33 [get ports {D[3]}]
20 | set property PACKAGE_PIN W15 [get ports {D[4]}]
21 ;
        set property IOSTANDARD LVCMOS33 [get ports {D[4]}]
22 set property PACKAGE_PIN V15 [get ports {D[5]}]
23 !
        set property IOSTANDARD LVCMOS33 [get ports {D[5]}]
24 set property PACKAGE_PIN W14 [get ports [D[6]]]
25 !
        set property IOSTANDARD LVCMOS33 [get ports [D[6]]]
26 | set property PACKAGE_PIN W13 [get ports [D[7]]]
27
        set property IOSTANDARD LVCMOS33 [get ports {D[7]}]
40 | set property PACKAGE_PIN T1 [get ports [s[0]]]
        set property IOSTANDARD LVCMOS33 [get ports {s[0]}]
42 | set property PACKAGE_PIN R2 [get ports {s[1]}]
      set property IOSTANDARD LVCMOS33 [get ports {s[1]}]
```

Led-uri

```
46 · ### LEDs
47 | set property PACKAGE PIN U16 [get ports {Q[0]}]
      set property IOSTANDARD LVCMOS33 [get ports {Q[0]}]
49 | set property PACKAGE_PIN E19 [get ports {Q[1]}]
       set property IOSTANDARD LVCMOS33 [get ports {Q[1]}]
51 set property PACKAGE_PIN U19 [get ports {Q[2]}]
      set property IOSTANDARD LVCMOS33 [get_ports {Q[2]}]
52 !
53 set property PACKAGE_PIN V19 [get ports {Q[3]}]
       set property IOSTANDARD LVCMOS33 [get ports {Q[3]}]
55 set property PACKAGE PIN W18 [get ports {Q[4]}]
       set property IOSTANDARD LVCMOS33 [get ports {Q[4]}]
57 set property PACKAGE PIN U15 [get ports {Q[5]}]
       set property IOSTANDARD LVCMOS33 [get ports {Q[5]}]
59 set property PACKAGE_PIN U14 [get ports {Q[6]}]
60
      set property IOSTANDARD LVCMOS33 [get ports {Q[6]}]
61; set property PACKAGE_PIN V14 [get_ports {Q[7]}]
62 set property IOSTANDARD LVCMOS33 [get ports {Q[7]}]
```

Butoane

```
110 ##Buttons
111 set_property PACKAGE_PIN U18 [get_ports clk]
112 set_property IOSTANDARD LVCMOS33 [get_ports clk]
113 set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets {clk}]
```

7. Descrierea pasilor de sinteza si testarea circuitului rezultat

- 1. S-a creat un proiect nou în programul Vivado
- 2. S-a implementat modulul "Reg_paralel_ine_v11" printr-o descriere comportamentală
- 3. S-a editat fișierul de constrângeri în vederea realizării legăturilor între cele 16 switchuri, led-uri si butoane
- 4. S-a realizat analiza RTL(Register Transfer Level)
- 5. S-a sintetizat modulul(pentru se vedea design-ul sintetizat)
- 6. S-a lansat implementarea proiectului care a avut ca efect final generarea fișierului bitstream
- **7.** S-a programat placa de dezvoltare BASYS 3 cu fișierul bitstream și s-a testat funcționarea corespunzătoare a modulului implementat

8.Fotografii cu functionarea modelului


Registru paralel copiaza informatia data la intrare catre iesire



Registrul inel cu deplasare stanga se executa prin apasarea butonului U18 o singura data




Se apasa butonul U18 de inca 3 ori pentru deplasari la stanga



Se comuta registrul inel pe deplasare dreapta si se apasa butonul de 2 ori



Intrarea de selectie este pe 00 deci avem resetul activ pe 0



9. Concluzii

In concluzie, s-a realizat implementarea unui REG paralel – inel pentru care: registrul paralel copiaza informatia de la intrare spre iesire prin intermediul bistabilelor, registrul inel executa deplasari la stanga/dreapta, pe baza intratii de selectie, a numarului deja incarcat prin intermediul registrului paralel, fiecare operatie este executata la apasarea butonului care seteaza clock-ul pe tactul ascendent, iar afisarea se realizeaza prin intermediul LED-urilor.

Bibliografie

- 1. VHDL Reference Manual, http://www.ics.uci.edu/~jmoorkan/vhdlref/Synario%20VHDL%20Manual.pdf
- 2. BASYS 3 Reference Manual, https://reference.digilentinc.com/reference/programmable-logic/basys-3/reference-manual