ISEL
DEETC
Departamento de Engenharia Electrónica e de Telecomunicações e de Computadores

Licenciatura em Engenharia Informática e de Computadores
e
Licenciatura em Engenharia Informática, Redes e Telecomunicações

Circuitos aritméticos e lógicos
(*2º Trabalho de Laboratório*)

Lógica e Sistemas Digitais
2023 / 2024 inverno

27 de outubro de 2023

1 Objetivo

O objetivo deste trabalho é descrever um circuito aritmético e lógico (ALU – *Aritmetic and Logic Unit*) com base em VHDL estrutural, simular e implementar o circuito na placa de desenvolvimento DE10-Lite da Intel. O trabalho é obrigatório e conta para a avaliação prática.

2 Descrição do circuito a desenvolver

Pretende-se projetar uma unidade aritmética e lógica que realize as operações aritméticas adição ($X + Y + CBi$), subtração ($X - Y - CBi$), incremento ($X + CBi$) e decremento ($X - CBi$), as operações de deslocamento ($X >> 1$ e $X >>> 1$), e as operações lógicas OR ($X \mid Y$) e AND ($X \& Y$), sobre operandos de 4 bits. O resultado tem 4 bits e deve gerar os indicadores (*flags*) de erro e relação *Carry/Borrow* (CBo), *Overflow* (OV), *Zero* (Z), *Greater or Equal* (GE) e *Below or Equal* (BE).

As entradas e saídas do sistema, bem como as operações, estão representadas na Figura 1.



$OP_{2..0}$	Operação	CBo	OV	Z	GE	BE
0 0 0	$X >>> 1$	X	–	X	–	–
0 0 1	$X >> 1$	X	–	X	–	–
0 1 0	$X \mid Y$	–	–	X	–	–
0 1 1	$X \& Y$	–	–	X	–	–
1 0 0	$X + CBi$	X	X	X	–	–
1 0 1	$X - CBi$	X	X	X	–	–
1 1 0	$X + Y + CBi$	X	X	X	–	–
1 1 1	$X - Y - CBi$	X	X	X	X	X

Figura 1 – Especificação da ALU a desenvolver

As entradas X e Y são os operandos de 4 bits e a entrada OP de 3 bits seleciona a operação a realizar. Para as operações aritméticas, considere que os operandos estão representados em números naturais e relativos (inteiros sem e com sinal, respetivamente). A saída R também de 4 bits é o resultado da operação, no mesmo domínio dos operandos. As operações de deslocamento >>> (*Logical Shift Right* – LSR) e >> (*Aritmetic Shift Right* – ASR) deslocam para a direita o valor do operando A em 1 bit. A operação LSR introduz zeros no resultado R enquanto a operação ASR introduz bits com o valor do bit de sinal do operando A. Adicionalmente, são geradas ainda as cinco *flags*:

- CBo: Representa o *carry* de saída da operação de soma ou o *borrow* de saída da operação de subtração. Esta saída fica ativa quando o resultado excede o domínio dos números naturais; representa, igualmente, no âmbito das operações deslocamento (LSR e ASR), o valor do último bit deslocado de X;

- OV: Fica ativa quando o resultado excede o domínio dos números relativos;
- Z: Fica ativa quando o resultado é igual a zero;
- GE: Fica ativa quando o primeiro operando (X) é maior ou igual do que o segundo (Y + CBi), considerando-se apenas na representação de números relativos;
- BE: Fica ativa quando o primeiro operando (X) é menor ou igual do que o segundo (Y + CBi), considerando-se apenas na representação de números naturais.

Em algumas operações, o valor das *flags* não tem significado, representado na tabela da Figura 1 com o carater '–'. Nesses casos, o valor das *flags* pode assumir qualquer valor.

3 Realização do Trabalho

O circuito deverá ser implementado de acordo com o diagrama de blocos da Figura 2.



Figura 2 – Diagrama de blocos da ALU

Para o projeto da ALU deverá elaborar os seguintes passos:

1. Considere o módulo aritmético desenvolvido no laboratório LABc (*LABc module*);
2. Desenvolva e descreva em VHDL o módulo de lógica com base no módulo desenvolvido no LAB3;

3. Desenvolva e descreva em VHDL o módulo *Flags* com base nas *flags* geradas pelo módulo LABc, no resultado F e na *flag* CY gerada pelo módulo lógica para gerar as cinco *flags* do circuito;

4. Reúna as unidades referidas nos pontos anteriores e a unidade MUX numa entidade de topo com o nome TLab2 que corresponde à descrição completa da ALU;
5. Desenvolva o módulo *Decoder* em VHDL. Estabeleça a correspondência entre os sinais internos $OP_A..OP_F$ e os 3 bits de entrada $OP_{2..0.}$ Note que vários sinais $OP_A..OP_F$ podem ligar ao mesmo bit de $OP_{2..0}$;
6. Simule o circuito (considere o ficheiro de teste anexo ao trabalho);
7. Implemente o circuito na placa DE10-Lite considerando a utilização dos 10 interruptores ($SW_{9..0}$) para definição dos valores de entrada ($X_{3..0} = SW_{3..0}$, $Y_{3..0} = SW_{7..4}$). A operação é definida na placa pelos dois $SW_{9..8}$ para definição dos bits $OP_{1..0}$ e o botão de pressão 0 (BTN_0) é usado para definição do bit mais significativo de OP ($OP_2 = BTN_0$); O sinal Carry-In (CB_i) é definido pelo estado do botão de pressão 1 ($CBi = BTN_1$).
8. Confirme o funcionamento do circuito para as combinações de entrada dadas na tabela do anexo A;

Deverá apresentar um relatório do trabalho desenvolvido com a seguinte estrutura:

1. Capa com a indicação do curso, unidade curricular, elementos do grupo (número e nome), nome do trabalho;
2. Introdução: breve descrição do trabalho a desenvolver e quais os objetivos;
3. Análise e Projeto: descrição de todas as funções lógicas e diagramas lógicos;
4. Montagem laboratorial: Resultados experimentais e confirmação dos resultados teóricos;
5. Conclusão: comentário sobre o trabalho desenvolvido e crítica sobre os resultados obtidos.
6. Anexo: Código VHDL

ANEXO A

	Entrada								Resultado Teórico								Resultado Experimental							
#	OP	CB_i	$X_{(2)}$	$X_{(N)}$	$X_{(Z)}$	$Y_{(2)}$	$Y_{(N)}$	$Y_{(Z)}$	$R_{(2)}$	$R_{(N)}$	$R_{(Z)}$	CB_o	OV	Z	GE	BE	$R_{(2)}$	$R_{(N)}$	$R_{(Z)}$	CB_o	OV	Z	GE	BE
1	100	0	0000			1111																		
2	100	1	0000			1111																		
3	100	1				0101			1000															
4	100	1	1111			1010																		
5	101	1	0000			1111																		
6	101	1	0001			0101																		
7	101	1				1010				7														
8	110	0				1110					-1													
9	110	1	0001											1										
10	110	1	1000						1000															
11	110	1	0010			0101																		
12	111	0	0011			0101																		
13	111	0	1101							2														
14	111	1	0110			0110																		
15	111	1				0111									1	1								
16	000	1	0001			1100																		
17	000	0	1101			1001																		
18	001	0	1010			1111																		
19		0	1100			0110				14														
20		1	1100			0110				4														