



**Universidad Nacional
Autónoma de México**



Facultad de Ingeniería

**Laboratorio de Arquitectura y Organización de
Computadoras**

Grupo: 07 - Semestre: 2027-1

Reporte Practica 2 Pt.1

Diseño de máquinas de estado

Fecha de Entrega

04 de Septiembre del 2026

Profesor

Ing. Julio Cesar Cruz Estrada

Integrantes:

Espinoza Matamoros Percival Ulises

Montiel Juárez Oscar Iván

Veraza García Amy Valentina

1. Objetivo

Familiarizar al alumno en el conocimiento de los algoritmos de las máquinas de estados utilizando Quartus y el lenguaje VHDL.

2. Desarrollo

Para la primera parte de la práctica se solicita implementar el circuito secuencial de la carta ASM proporcionada (Figura [1]) usando Flip-Flops tipo D. El circuito secuencial obtenido se debe de implementar en el ambiente de desarrollo Quartus. Adicionalmente se debe conectar el circuito secuencial con el contador de 4 bits, esto con la finalidad que el circuito secuencial pueda controlar el conteo del contador.




Figura 1: Carta ASM Práctica 2

Para poder obtener el circuito secuencial, lo primero que se realizó fue etiquetar cada estado de la carta ASM con un código binario, una vez ya con los estados codificados, se procedió a realizar la tabla de transición de estados (Tabla [1]) considerando las entradas (GO, FC) y salidas del circuito secuencial (RESET, DONE).

	Estado Presente		Entradas		Estado Siguiende		Salidas	
	Q_1	Q_0	GO	FC	Q_1^+	Q_0^+	$RESET$	$DONE$
Edo0	0	0	0	*	0	0	0	0
	0	0	1	*	0	1	0	0
Edo1	0	1	*	0	0	1	1	0
	0	1	*	1	1	0	1	0
Edo2	1	0	*	*	0	0	0	1

Tabla 1: Tabla de Transición de Estados

A partir de la tabla de transición de estados, se obtuvieron las ecuaciones de salida y transición de estados, dado que se tienen 4 variables, se decidió utilizar el método de mapas de Karnaugh para simplificar las ecuaciones, obteniendo las siguientes ecuaciones:

Obteniendo las ecuaciones por medio de mapas de Karnaugh, se obtiene lo siguiente:

Reducción por medio de Mapas de Karnaugh: Q_0^+

		$Q_1 Q_0$			
		00	01	11	10
$GO \ FC$	00	0	0	1	1
	01	1	0	0	1
	11	X	X	X	X
	10	0	0	0	0

$$Q_0^+ = Q_0 \overline{FC} + \overline{Q_1} Q_0 GO$$

Reducción por medio de Mapas de Karnaugh: Q_1^+

		Q_1Q_0			
		00	01	11	10
<i>GO FC</i>	00	0	0	0	0
	01	0	1	1	0
	11	X	X	X	X
	10	X	X	X	X

$$Q_1^+ = Q_0 + FC$$

Reducción por medio de Mapas de Karnaugh: *RESET*

		Q_1Q_0			
		00	01	11	10
<i>GO FC</i>	00	0	0	0	0
	01	1	1	1	1
	11	X	X	X	X
	10	0	0	0	0

$$RESET = Q_0$$

Reducción por medio de Mapas de Karnaugh: *DONE*

		Q_1Q_0			
		00	01	11	10
$GO\ FC$	00	0	0	0	0
	01	0	0	0	0
	11	X	X	X	X
	10	1	1	1	1

$$DONE = Q_1$$

Obteniendo así las siguientes ecuaciones para representar la carta ASM en un circuito secuencial:

$$Q_0^+ = Q_0 \overline{FC} + \overline{Q_1} Q_0 GO$$

$$Q_1^+ = Q_0 + FC$$

$$RESET = Q_0$$

$$DONE = Q_1$$

Para que el circuito secuencial controle correctamente al controlador de 4 bits, se considera el funcionamiento del circuito secuencial. El comportamiento del circuito consiste en que mientras la señal de entrada **GO** no se encuentre activa, el circuito secuencial se encuentra en el estado de espera (Edo0), cuando la señal de entrada **GO** se encuentra activa, el circuito secuencial pasa al estado de reinicio (Edo1), donde se activa la salida **RESET**, esta salida se conecta a la entrada de reinicio del contador de 4 bits (**CLR**). Estando en el estado Edo1 la única manera de pasar al siguiente estado es que la señal de entrada **FC** se encuentre activa, cuando el contador de 4 bits llega a su valor máximo (1111), la señal de salida **FC** se activa, haciendo que el circuito secuencial pase al estado de conteo (Edo2), en este estado se activa la salida **DONE** para indicar que el conteo ha finalizado, posteriormente el circuito secuencial pasa nuevamente al estado de espera (Edo0) donde si la señal de entrada **GO** se encuentra activa, el circuito secuencial vuelve a pasar al estado de reinicio (Edo1) y el ciclo se repite.

3. Simulaciones

La verificación funcional se realizó en el editor de formas de onda de Quartus (*Simulation Waveform Editor*). Se definieron como entradas el reloj `clock` y la señal de inicio `go`; como salidas se observaron `A`, `B`, `C`, `D` y `done`. El reloj se aplicó de forma periódica y `go` se mantuvo en alto para solicitar la operación del circuito. Esta configuración permite observar de manera continua la transición de la máquina de estados, el conteo y la indicación de terminación.




Figura 2: Condiciones iniciales de la simulación. Antes de propagarse la inicialización, las salidas se muestran como valores indefinidos.

En la Figura[2] se aprecia el estado previo a la evaluación del diseño: las salidas aparecen como X porque todavía no se ha establecido un estado lógico válido para los elementos secuenciales. Este comportamiento es normal, para una simulación temporal cuando no se ha aplicado aún un flanco de reloj que propague las condiciones de inicio. A partir de los flancos activos del reloj, la máquina de estados abandona esta condición y las señales toman valores binarios definidos.




Figura 3: Simulación funcional completa con `go = 1`.

La Figura[3] confirma el comportamiento esperado del contador de cuatro bits. La salida `A` cambia de estado con mayor frecuencia, `B` lo hace cada dos cambios de `A`, `C` cada cuatro y `D` cada ocho; por tanto, en conjunto forman la secuencia binaria ascendente de 0000 a 1111. Esta relación de frecuencias muestra que cada salida representa un bit cada vez más

significativo. Al alcanzarse el conteo terminal, la lógica de detección genera un pulso en **done**; dicho pulso es breve y aparece sincronizado con el evento de fin de cuenta (FC).




Figura 4: Vista ampliada de la secuencia de conteo y del pulso **done**.

En la vista ampliada de la Figura 4 se puede apreciar los cambios simultáneos de los bits al pasar entre valores consecutivos. La señal **done** sólo se activa cuando la combinación de las salidas cumple la condición de cuenta final; inmediatamente después, el circuito vuelve a una condición de conteo válida y el ciclo se repite mientras **go** permanezca activo. Con ello se comprueba que la salida de terminación no permanece habilitada durante todo el ciclo, sino que funciona como una bandera para indicar un periodo del reloj.

4. Resultados

El diseño se implementó como un circuito jerárquico compuesto por un divisor de frecuencia, una máquina de estados construida con flip-flops tipo D, lógica combinacional y un contador de cuatro bits. Para la verificación física se cargó el diseño en la tarjeta FPGA mediante *Tools* → *Programmer*. Donde como en practicas anteriores, se hizo uso de un divisor de frecuencia para poder observar el funcionamiento del circuito en tiempo real.




Figura 5: Diagrama de bloques completo implementado en Quartus.






Figura 7: Detalle de la sección de conteo y detección de cuenta final.

En la Figura[7], el contador 74193 entrega los cuatro bits de salida. La compuerta AND de cuatro entradas reconoce el valor máximo del contador al recibir simultáneamente A, B, C y D en alto, formando así la señal **fc**. La compuerta NOT produce **fc_neg**, necesaria para la lógica de control. Esta conexión permite cerrar el ciclo, ya que se cuenta mientras no se haya alcanzado la condición final y, al detectarla, la máquina de estados genera **done** y prepara el reinicio del proceso.

Contador de 4 bits cuando $\text{reset} = 0$ y $\text{go} = 1$



(a) Contador de 4 bits (1000) (b) Contador de 4 bits (1001) (c) Contador de 4 bits (1010) (d) Contador de 4 bits (1011)



(e) Contador de 4 bits (1100) (f) Contador de 4 bits (1101) (g) Contador de 4 bits (1110) (h) Contador de 4 bits (1111)

Figura 8: Algunos valores del Contador de 4 bits cuando $\text{reset} = 0$ y $\text{go} = 1$.

Contador de 4 bits cuando $\text{reset} = 1$



Figura 9: Contador de 4 bits cuando $\text{reset} = 1$. (0000)

5. Conclusión

Percival Ulises Espinoza Matamoros: A partir de la realización de la práctica pude reafirmar conocimientos previos sobre el diseño de circuitos secuenciales, maquinas de estados, métodos de simplificación de ecuaciones booleanas así como la interpretación y lectura de las carta ASM. La carta que se implemento para esta primera parte de la práctica me permitió comprender la importancia de las maquinas de estados para el control de sistemas secuenciales. Adicionalmente al implementarlo en la tarjeta FPGA y por medio de simulaciones pude corroborar el correcto funcionamiento del diseño observando de manera clara las transiciones de estados y la secuencia de conteo del contador de 4 bits.

Oscar Iván Montiel Juárez: La simulación fue fundamental para validar el diseño antes de programar la FPGA. Las formas de onda confirmaron la secuencia binaria del contador, la diferencia de frecuencia entre sus bits y la generación puntual de `done` al llegar a la cuenta terminal. Además, observar los valores indefinidos al inicio permitió reconocer la importancia de inicializar y sincronizar adecuadamente los elementos secuenciales.

Amy Valentina Veraza García: La integración del divisor de frecuencia hizo posible trasladar el diseño de simulación a la tarjeta FPGA de forma observable. El resultado final combina control secuencial, lógica combinatorial y conteo en un sistema funcional. La práctica reforzó el uso de Quartus y VHDL como herramientas para diseñar, simular e implementar circuitos digitales de manera ordenada.